CN206489918U - 一种多层电子器件 - Google Patents

Abstract

一种多层电子器件，包括基体（3）、第一电极层（1）和第二电极层（2）以及第三电极层，所述基体（3）包含多层陶瓷材料，所述第一电极层（1）和所述第二电极层（2）设置在所述基体的第一主表面（31）上，通过所述第一主表面的中间区域（5）彼此隔开，所述第三电极层设置在所述基体外的与第一主表面相对的所述基体的第二主表面上作为连接层。所述第一电极层和第二电极层提供为外部电气连接的接触区域。所述第三电极层覆盖与所述第一电极层和所述第二电极层相对的所述第二主表面的区域。

Description

一种多层电子器件

技术领域

本实用新型涉及电子元件，尤其涉及一种多层电子器件。

背景技术

多层电子器件包括由陶瓷材料形成的层的堆叠，所述陶瓷材料具有设置在陶瓷层之间的内电极层。外电极提供外部电气连接。变阻器是一种电阻率随施加电压而变化的电子器件。多层变阻器装置的典型应用为电子电路的静电放电保护。

表面贴装技术是一种制备电子电路的方法，其中电子器件贴装在印刷电路板的表面上。在该项技术中制备得到的电子装置称为表面贴装装置。

EP 2 201 585 B1公开了一种多层电子器件，所述多层电子器件包括介电层和设置在介电层之间的电极层的堆叠。每个电极层连接至两个外部触点中的一个，这两个外部触点位于堆叠的相同外表面上并且在倒装芯片技术中提供连接。

US 2014/0252403 A1公开了一种具有基体的ESD保护器件，所述基体包括陶瓷材料。适用于倒装芯片技术的接触区域设置在所述基体的其中一个外表面上。浮动内电极设置在所述基体的底部附近，距离在2至100陶瓷颗粒的范围内。

实用新型内容

本实用新型的目的是公开一种易于制造的用于表面贴装技术的多层电子器件。

多层电子器件包括基体、第一电极层和第二电极层以及第三电极层，所述基体包含多层陶瓷材料，所述第一电极层和第二电极层设置在所述基体的第一主表面上，通过第一主表面的中间区域彼此隔开，所述第三电极层设置在基体外的与第一主表面相对的所述基体的第二主表面上作为连接层。所述第一电极层和第二电极层提供为外部电气连接的接触区域。所述第三电极层覆盖与第一电极层和第二电极层相对的第二主表面的区域。

所述电极层可包括金属膏。在所述多层电子器件的实施例中，所述电极层包括铜或银。可选择地，所述电极层为硬质的金属薄膜，其厚度为1-200μm。

绝缘材料(如玻璃或硅基粘合剂)可覆盖电极层之外的基体的表面区域。

在多层电子器件的其它实施例中，至少一个狭槽形成在第一主表面的中间区域中。所述狭槽可延伸穿过所述电极层之间的空间，从而可分离第一电极层和第二电极层。

附图说明

下面是结合附图对本实用新型及其有益效果的详细描述。

图1示出了多层电子器件的一实施例的第一主表面的顶视图。

图2示出了第二主表面的顶视图。

图3示出了另一实施例的第一主表面的顶视图。

图4示出了在图3所示的位置的截面图。

具体实施方式

图1示出了多层电子器件的一实施例的基体3的第一主表面31的顶视图。所述基体3形成为多层陶瓷体，其可包括在陶瓷层之间的内电极。多层电子器件本身是已知的，并且在本文无需更详细地描述。例如，所述基体3可提供用于变阻器。基体3 的内部结构的细节对于本实用新型不是必需的，因此不进一步说明。

第一电极层1和第二电极层2作为多层电子器件的外部电气连接的接触区域提供，并且在第一主表面31上彼此间隔设置。例如，第一电极层1和第二电极层2足够大，以便于电气连接，特别是与印刷电路板的接触区域的连接。

对第一和第二电极层1、2的形状没有限制。如图1所示，相同的第一和第二电极层1、2的对称布置可能尤其合适。第一主表面31的中间区域5没有第一和第二电极层1、2，因此第一和第二电极层1、2彼此隔开以抑制泄漏电流和闪络。

图2示出了与基体3的第一主表面31相对的第二主表面32的顶视图。第三电极层4涂覆在第二主表面32上作为连接层。第三电极层4包括位于与第一电极层1相对的一部分和位于与第二电极层2相对的另一部分。

第三电极层4在作为端子连接到第一电极层1的多层电子器件的部件和作为端子连接到第二电极层2的多层电子器件的部件之间提供串联连接。例如，如果这两部件提供为变阻器，则第一、第二和第三电极层1、2、4的布置产生这两部件的串联连接，其耐受每个变阻器能够单独承受的电压的两倍。在这种情况下，串联连接对应于约双倍高度的多层电子器件。通过所描述的第一、第二和第三电极层1、2、4的布置，可以显著减小陶瓷层的堆叠的必要高度。

第一、第二和第三电极层1、2、4可由金属膏形成。第一、第二和第三电极层1、 2、4的材料可包括铜和/或银。用于接触区域的其它金属也可以是合适的。第一、第二和第三电极层1、2、4为硬质的金属薄膜，其厚度为1-200μm。

图3示出了另一实施例的第一主表面31的顶视图。可发生在第一电极层1和第二电极层2之间的泄漏电流可通过增加漏电长度来抑制，所述漏电长度为沿着第一主表面31从一个电极层至另一电极层的泄漏电流的路径的长度。为增大漏电长度，第一主表面31可在第一和第二电极层1、2之间设置有至少一个凹部或狭槽6。

图4示出了在图3中由虚线指示的位置处的根据图3的实施例的截面图。在图3 和图4所示的实例中，所述狭槽6在所述第一和第二电极层1、2之间的整个空间上延伸。相反，所述狭槽6可以较窄，从而它不延伸到第一和第二电极层1、2上。如果所述狭槽6窄于图3和图4所示的狭槽，那么可应用一个以上的狭槽6。例如，第一主表面31的中间区域5的波纹可通过多个类似的狭槽获得。

绝缘材料7可涂覆到多层电子器件，以覆盖未被第一、第二和第三电极层1、2、 4覆盖的基体3的表面区域，如图4所示的实例。所述绝缘材料7，其可以是玻璃或硅基粘合剂，有助于防止第一、第二和第三电极层1、2、4之间的泄漏电流或闪络。所述绝缘材料7可以涂覆在多层电子器件的任何实施例上，与是否存在如图3和图4 的实施例中的狭槽无关，并且还可在涂覆到主表面31、32之外的基体3的侧表面。

一种制备多层电子器件的特别合适的方法，包括涂覆金属膏以形成第一、第二和第三电极层1、2、4。根据多层电子器件的预期功能，包括内电极的基体3可以以常规方式制备，包括烧结陶瓷材料。然后，将第一电极层1和第二电极层2涂覆到第一主表面31，并且将第三电极层4涂覆到相对的第二主表面32。

例如，用于第一、第二和第三电极层1、2、4的金属膏可通过印刷涂覆在第一主表面31和第二主表面32上。例如，所述金属膏可包括铜或银。如果要提供一个狭槽 6或多个狭槽，则它们可以在涂覆第一、第二和第三电极层1、2、4之前或之后形成。

例如，未被第一、第二和第三电极层1、2、4覆盖的基体3的表面区域可覆盖有绝缘材料，如玻璃或硅基粘合剂。可以涂覆另一种绝缘材料，以在贴装之后覆盖和保护整个多层电子器件。

所述的多层电子器件通过所述方法可以容易地制造，并且允许其在表面贴装技术中容易地贴装在印刷电路板上，特别是应用常规的焊接工艺。另一优点是减小高度，其通过多层电子器件的大面积的第三电极层连接部件实现。

附图标记列表

1 第一电极层

2 第二电极层

3 基体

31 第一主表面

32 第二主表面

4 第三电极层

5 中间区域

6 狭槽

7 绝缘材料。

Claims (8)

1.一种多层电子器件，包括：

包含多层陶瓷材料的基体(3)，所述基体(3)具有第一主表面(31)和相对的第二主表面(32)，和

第一电极层(1)和第二电极层(2)，所述第一电极层(1)和所述第二电极层(2)设置在所述第一主表面(31)上，通过所述第一主表面(31)的中间区域(5)彼此隔开，并且提供为外部电气连接的接触区域，

其特征在于，

第三电极层(4)设置在所述基体(3)外的所述第二主表面(32)上作为连接层，并且覆盖在与所述第一电极层(1)和所述第二电极层(2)相对的所述第二主表面(32)的区域。

2.根据权利要求1所述的多层电子器件，其中所述第一、第二和第三电极层(1、2、4)包括金属膏。

3.根据权利要求1或2所述的多层电子器件，其中所述第一、第二和第三电极层(1、2、4)包括铜或银。

4.根据权利要求3所述的多层电子器件，其中所述第一、第二和第三电极层(1、2、4)为金属薄膜，其厚度为1-200μm。

5.根据权利要求3所述的多层电子器件，还包括：

绝缘材料(7)，所述绝缘材料(7)覆盖所述第一、第二和第三电极层(1、2、4)之外的所述基体(3)的表面区域。

6.根据权利要求5所述的多层电子器件，其中所述绝缘材料(7)包括玻璃或硅基粘合剂。

7.根据权利要求6中所述的多层电子器件，还包括：

至少一个狭槽(6)，所述至少一个狭槽(6)形成在所述第一主表面(31)的所述中间区域(5)中。

8.根据权利要求7所述的多层电子器件，其中所述至少一个狭槽(6)分隔所述第一电极层(1)和所述第二电极层(2)。