CN206452377U - 一种复位电路 - Google Patents

Abstract

本实用新型公开了一种复位电路，包括相互电连接的控制芯片、第一电容、第二电容、第一电阻、第二电阻、第三电阻、第四电阻、PNP型三极管及供电电源；第一电容的一端连接外设单片机的IO脚，第一电容的另一端与控制芯片电连接，第一电阻的一端接地，第一电阻的另一端与控制芯片电连接，第二电阻的一端与控制芯片电连接，第二电阻的另一端通过第三电阻与控制芯片电连接并通过第二电容与控制芯片电连接；PNP型三极管的基极通过第四电阻与控制芯片电连接，PNP型三极管的集电极连接外设单片机的电源脚，PNP型三极管的发射极连接供电电源。采用本实用新型，结构简单、可靠性高、响应速度快，抗干扰能力好，可实现单片机的有效复位。

Description

一种复位电路

技术领域

本实用新型涉及电子技术领域，尤其涉及一种复位电路。

背景技术

带有单片机的控制板，在实际运行过程中会遇到各种干扰，从而造成单片机复位甚至单片机死机。

单片机死机极端情况下若出现Latch up（Latch up：即闩锁效应，又称自锁效应、闸流效应，它是由寄生晶体管引起的，属于CMOS电路的缺点），内置或外置看门狗也无法复位单片机。

因此，设计一种可靠、稳定的复位电路以实现单片机的复位已成为亟待解决的问题。

发明内容

本实用新型所要解决的技术问题在于，提供一种结构简单、可靠性高、响应速度快，抗干扰能力好的复位电路，可实现单片机的有效复位。

为了解决上述技术问题，本实用新型提供了一种复位电路，包括相互电连接的控制芯片、第一电容、第二电容、第一电阻、第二电阻、第三电阻、第四电阻、PNP型三极管及供电电源；所述第一电容的一端连接外设单片机的IO脚，所述第一电容的另一端与控制芯片电连接，所述第一电阻的一端接地，所述第一电阻的另一端与控制芯片电连接，所述第二电阻的一端与控制芯片电连接，所述第二电阻的另一端通过第三电阻与控制芯片电连接并通过第二电容与控制芯片电连接； 所述PNP型三极管的基极通过第四电阻与控制芯片电连接，所述PNP型三极管的集电极连接外设单片机的电源脚，所述PNP型三极管的发射极连接供电电源。

作为上述方案的改进，所述控制芯片上设有分频单元，所述分频单元与第四电阻、PNP型三极管及供电电源构成计算/分配器。

作为上述方案的改进，所述控制芯片上设有振荡单元，所述振荡单元与第二电容、第二电阻及第三电阻构成RC振荡器。

作为上述方案的改进，所述振荡单元内设有CIN接口、第一COUT接口、第二COUT接口及RST接口；所述第一电容的另一端通过RST接口与控制芯片电连接，所述第一电阻的另一端通过RST接口与控制芯片电连接，所述第二电阻的一端通过CIN接口与控制芯片电连接，所述第二电阻的另一端通过第三电阻与控制芯片的第二COUT接口电连接并通过第二电容与控制芯片的第一COUT接口电连接。

作为上述方案的改进，所述控制芯片为CD4060芯片。

实施本实用新型的有益效果在于：

本实用新型的复位电路采用电器元件将单片机与控制芯片相连，可实现单片机的有效复位。具体地，控制芯片上电后，控制芯片的复位脚为低电平，控制芯片中的RC振荡器启动，控制芯片中的3脚（Q14端）输出低电平，PNP型三极管导通，单片机上电运行；此后，单片机通过IO脚向控制芯片不断输出方波，控制芯片根据方波不断复位，使控制芯片的3脚（Q14端）始终处于低电平状态，从而保证PNP型三极管导通，单片机上电运行；当单片机死机时，单片机的IO脚不再输出方波至控制芯片的12脚（RST引脚），达到预设时间后，控制芯片的3脚（Q14端）输出高电平，PNP型三极管截止，单片机失电；再次达到预设时间后，控制芯片的3脚（Q14端）输出低电平，PNP型三极管导通，单片机重新上电运行。

同时，本实用新型的复位电路采用数字电路制成，既简单又可靠，响应速度快，抗干扰能力好，制造成本低。

附图说明

图1是本实用新型复位电路的电路原理图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述。仅此声明，本发明在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词，仅以本发明的附图为基准，其并不是对本发明的具体限定。

参见图1，图1显示了本实用新型复位电路的电路原理图，其包括相互电连接的控制芯片IC5、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、PNP型三极管DQ5及供电电源+5V，所述控制芯片IC5优选为CD4060芯片；其中，所述第一电容C1的一端连接外设单片机的IO脚，所述第一电容C1的另一端与控制芯片IC5电连接，所述第一电阻R1的一端接地，所述第一电阻R1的另一端与控制芯片IC5电连接，所述第二电阻R2的一端与控制芯片IC5电连接，所述第二电阻R2的另一端通过第三电阻R3与控制芯片IC5电连接并通过第二电容C2与控制芯片IC5电连接； 所述PNP型三极管DQ5的基极通过第四电阻R4与控制芯片IC5电连接，所述PNP型三极管DQ5的集电极连接外设单片机的电源脚，所述PNP型三极管DQ5的发射极连接供电电源+5V。

需要说明的是，本实用新型中控制芯片IC5内部可划分为两部分。具体地：

所述控制芯片IC5上设有14级计数/分频单，其分频系数共有10个（Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q12、Q13、Q14）最高为16348，所述分频单元与第四电阻R4、PNP型三极管DQ5及供电电源构成计算/分配器。

所述控制芯片IC5上设有振荡单元，所述振荡单元与第二电容C2、第二电阻R2及第三电阻R3构成RC振荡器。RC振荡器的振荡信号经控制芯片IC5内部14次分频后，控制PNP型三极管DQ5的通断，本实用新型中RC振荡器的频率：f≈1/(2.2*R3*C2)=4.545KHZ，周期T=1/f≈0.22微秒，控制芯片IC5中Q14端周期为：0.00022*16384=3.6秒，低电平的时间约为1.8秒。

进一步，所述振荡单元内设有CIN接口、第一COUT接口（COUT1）、第二COUT接口（COUT2）及RST接口；所述第一电容C1的另一端通过RST接口与控制芯片IC5电连接，所述第一电阻R1的另一端通过RST接口与控制芯片IC5电连接，所述第二电阻R2的一端通过CIN接口与控制芯片IC5电连接，所述第二电阻R2的另一端通过第三电阻R3与控制芯片IC5的第二COUT接口（COUT2）电连接并通过第二电容C2与控制芯片IC5的第一COUT接口（COUT1）电连接。

上电后，控制芯片IC5的复位脚为低电平，控制芯片IC5中的RC振荡器启动，开始工作，控制芯片IC5中的3脚（Q14端）输出低电平，PNP型三极管DQ5导通，因PNP型三极管DQ5的发射极接供电电源（+5V），PNP型三极管DQ5的集电极连接至单片机的电源脚，单片机上电运行，此后，单片机的一个IO脚输出方波（方波的周期时间须小于1秒），输出方波通过第一电容C1输出至控制芯片IC5的12脚（RST引脚），从而使控制芯片IC5不断复位，控制芯片IC5的3脚（Q14端）始终处于低电平状态，单片机正常运行。一旦单片机死机，单片机的IO脚不再输出方波至控制芯片IC5的12脚（RST引脚），1.8秒后，控制芯片IC5的3脚（Q14端）输出高电平，PNP型三极管DQ5截止，单片机失电。再过1.8秒后，控制芯片IC5的3脚（Q14端）输出低电平，PNP型三极管DQ5导通，单片机重新上电运行。

由上可知，本实用新型的复位电路采用电器元件将单片机与控制芯片IC5相连，可有效实现单片机的有效复位。

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

Claims (5)

1.一种复位电路，其特征在于，包括相互电连接的控制芯片、第一电容、第二电容、第一电阻、第二电阻、第三电阻、第四电阻、PNP型三极管及供电电源；

所述第一电容的一端连接外设单片机的IO脚，所述第一电容的另一端与控制芯片电连接，所述第一电阻的一端接地，所述第一电阻的另一端与控制芯片电连接，所述第二电阻的一端与控制芯片电连接，所述第二电阻的另一端通过第三电阻与控制芯片电连接并通过第二电容与控制芯片电连接；

所述PNP型三极管的基极通过第四电阻与控制芯片电连接，所述PNP型三极管的集电极连接外设单片机的电源脚，所述PNP型三极管的发射极连接供电电源。

2.如权利要求1所述复位电路，其特征在于，所述控制芯片上设有分频单元，所述分频单元与第四电阻、PNP型三极管及供电电源构成计算/分配器。

3.如权利要求1所述复位电路，其特征在于，所述控制芯片上设有振荡单元，所述振荡单元与第二电容、第二电阻及第三电阻构成RC振荡器。

4.如权利要求3所述复位电路，其特征在于，所述振荡单元内设有CIN接口、第一COUT接口、第二COUT接口及RST接口；

所述第一电容的另一端通过RST接口与控制芯片电连接，所述第一电阻的另一端通过RST接口与控制芯片电连接，所述第二电阻的一端通过CIN接口与控制芯片电连接，所述第二电阻的另一端通过第三电阻与控制芯片的第二COUT接口电连接并通过第二电容与控制芯片的第一COUT接口电连接。

5.如权利要求1所述复位电路，其特征在于，所述控制芯片为CD4060芯片。