输出过压保护的电路
技术领域
本实用新型涉及LED驱动技术领域,尤其涉及LED驱动过压保护技术领域,具体是指一种输出过压保护的电路。
背景技术
在LED照明驱动电路的应用中,输出电压会因空载或LED损坏而增大到与输入线电压相似,这样会损坏输出电容或者造成接入LED发光芯片时烧坏LED发光芯片。这样就需要设计输出过压保护电路使输出电压超过一定值时关闭重启驱动芯片,使得输出电压不会过高而损坏器件。
目前常用的是消磁时间检测法,此方案是降压结构,工作在临界导通模式。在电路集成了功率管,在功率管导通时,电流的流通路径是VAC、LED、电感L、到芯片的功率管、Rcs(采样电阻)、地。而当功率管关闭时,电流的流通路径是电感L、二极管D、LED、电感L。
所以功率管的导通时间:消磁时间是其中VLED是输出电压,IPK是电感峰值电流,L为电感的感值,VAC是输入电压经过桥堆整流后的电压。
目前LED照明驱动电路采用的输出电压保护电路其原理是消磁时间检测方法。电路通过一个外置电阻来设定触发保护的最小时间,检测消磁时间与这个时间作对比,小于这个时间时,触发输出过压保护。
内部保护电路原理流程图如图1所示,驱动电路通过Rvol电阻来设定内部的保护时间,当消磁检测电路检测到消磁时间后与保护时间作对比,小于保护时间,触发输出过压保护。其中ROVL是外置的电阻。
实用新型内容
本实用新型的目的是克服了上述现有技术的缺点,提供了一种能够实现在输入低压时不触发输出过压保护,避免出现灯闪的输出过压保护的电路。
为了实现上述目的,本实用新型的输出过压保护的电路具有如下构成:
该输出过压保护的电路,包括:
外围电路,用于实现电路驱动和过压保护;
芯片,用于判断是否需要屏蔽输出过压保护并控制外围电路,所述的外围电路通过所述的芯片的端口与所述的芯片相连接,所述的芯片的端口包括电源端、接地端、电流采样端、漏端和电压调节端。
较佳地,所述的芯片包括VDD钳位模块、过压保护输出模块、消磁时间检测模块、逻辑控制模块、最大导通时间产生模块、最大导通时间判断模块、功率管、N型MOS管和峰值电流比较器,所述的VDD钳位模块分别与所述的电源端和所述的功率管的栅极相连接,所述的功率管的漏极与所述的漏端相连接,所述的功率管的源极与所述的N型MOS管的漏极相连接,所述的N型MOS管的源极分别与所述的电流采样端和所述的峰值电流比较器的反向输入端相连接,所述的峰值电流比较器的正向输入端接VREF,所述的峰值电流比较器的输出端分别与所述的最大导通时间判断模块第二输入端和所述的逻辑控制模块的第四输入端相连接,所述的最大导通时间判断模块的第一输入端与所述的最大导通时间产生模块的输出端相连接,所述的最大导通时间判断模块的输出端分别与所述的逻辑控制模块的第三输出端和所述的过压保护输出模块的第二输入端相连接,所述的过压保护输出模块的第一输入端与所述的消磁时间检测模块的第一输出端相连接,所述的消磁时间检测模块的第二输出端与所述的逻辑控制模块的第一输入端相连接,所述的过压保护输出模块的第三端与所述的电压调节端相连接。
更佳地,所述的过压保护输出模块还包括最小消磁时间产生单元、最小消磁时间判断单元和过压保护判断单元,所述的最小消磁时间产生单元的第一端与过压保护输出模块的第三端相连接,所述的最小消磁时间产生单元的输出端与所述的最小消磁时间判断单元的第一输入端相连接,所述的最小消磁时间判断单元的第二输入端与所述的过压保护输出模块的第一输入端,所述的最小消磁时间判断单元的输出端与所述的过压保护判断单元的第一输入端相连接,所述的过压保护判断单元的第二输入端与所述的过压保护输出模块的第二输入端相连接,所述的过压保护判断单元的输出端与所述的过压保护输出模块的输出端相连接。
较佳地,所述的外围电路包括电源、第一二极管、第二二极管、第三二极管、第四二极管、第五二极管、第一电容、第二电容、第三电容、第一电阻、第二电阻、第三电阻、第一发光二极管、第二发光二极管、电感和芯片,所述的电源的第一端分别与所述的第一二极管的负极和所述的第二二极管的正极相连接,所述的电源的第二端分别与所述的第三二极管的负极和所述的第四二极管的正极相连接,所述的第一二极管的正极分别与所述的第三二极管的正极、所述的第一电容的第一端、所述的第一电阻的第一端、所述的第五二极管的负极、所述的第三电容的第一端和所述的第一发光二极管的正极相连接,所述的第二二极管的正极分别与所述的第四二极管的正极、所述的第一电容的第二端、所述的第二电容的第二端、所述的第二电阻的第二端、所述的接地端和所述的第三电阻的第二端相连接,所述的第一电阻的第二端分别与所述的芯片的电源端和第二电容的第一端相连接,所述的第二电阻的第一端与所述的芯片的电压调节端相连接,所述的第三电阻的第一端与所述的芯片的电流采样端相连接,所述的第五二极管的正极分别与所述的电感的第一端和所述的芯片的漏端相连接,所述的电感的第二端分别与所述的第三电容的第二端和所述的第二发光二极管的负极相连接,所述的第二发光二极管的正极与所述的第一发光二极管的负极相连接。
采用了该实用新型中的输出过压保护的电路,在输入电压过低时屏蔽保护功能,在输入恢复后再打开保护,解决了现有技术中输入电压过低时引发输出过压保护的问题,同时避免输出电压过高,具有广泛的应用范围。
附图说明
图1为现有技术的消磁时间检测法的流程示意图。
图2为本实用新型的输出过压保护的方法的流程示意图。
图3为本实用新型的输出过压保护的电路的结构示意图。
具体实施方式
为了能够更清楚地描述本实用新型的技术内容,下面结合具体实施例来进行进一步的描述。
如图2所示,该输出过压保护的方法,包括以下步骤:
(1)实时获取消磁时间和内部设定时间;
(2)判断消磁时间是否小于内部设定时间,如果是,则继续步骤(3),否则继续步骤(1);
(3)判断当前周期的最大导通时间限制是否生效,如果是,则继续步骤(4),否则,继续步骤(5);
(4)屏蔽输出过压保护,继续步骤(1);
(5)触发输出过压保护,继续步骤(1)。
该用于实现上述方法的输出过压保护的电路,包括:
外围电路,用于实现电路驱动和过压保护;
芯片,用于判断是否需要屏蔽输出过压保护并控制外围电路,所述的外围电路通过所述的芯片的端口与所述的芯片相连接,所述的芯片的端口包括电源端、接地端、电流采样端、漏端和电压调节端。
在一种较佳的实施方式中,所述的芯片包括VDD钳位模块、过压保护输出模块、消磁时间检测模块、逻辑控制模块、最大导通时间产生模块、最大导通时间判断模块、功率管、N型MOS管和峰值电流比较器,所述的VDD钳位模块分别与所述的电源端和所述的功率管的栅极相连接,所述的功率管的漏极与所述的漏端相连接,所述的功率管的源极与所述的N型MOS管的漏极相连接,所述的N型MOS管的源极分别与所述的电流采样端和所述的峰值电流比较器的反向输入端相连接,所述的峰值电流比较器的正向输入端接VREF,所述的峰值电流比较器的输出端分别与所述的最大导通时间判断模块第二输入端和所述的逻辑控制模块的第四输入端相连接,所述的最大导通时间判断模块的第一输入端与所述的最大导通时间产生模块的输出端相连接,所述的最大导通时间判断模块的输出端分别与所述的逻辑控制模块的第三输出端和所述的过压保护输出模块的第二输入端相连接,所述的过压保护输出模块的第一输入端与所述的消磁时间检测模块的第一输出端相连接,所述的消磁时间检测模块的第二输出端与所述的逻辑控制模块的第一输入端相连接,所述的过压保护输出模块的第三端与所述的电压调节端相连接。
在一种更佳的实施方式中,所述的过压保护输出模块还包括最小消磁时间产生单元、最小消磁时间判断单元和过压保护判断单元,所述的最小消磁时间产生单元的第一端与过压保护输出模块的第三端相连接,所述的最小消磁时间产生单元的输出端与所述的最小消磁时间判断单元的第一输入端相连接,所述的最小消磁时间判断单元的第二输入端与所述的过压保护输出模块的第一输入端,所述的最小消磁时间判断单元的输出端与所述的过压保护判断单元的第一输入端相连接,所述的过压保护判断单元的第二输入端与所述的过压保护输出模块的第二输入端相连接,所述的过压保护判断单元的输出端与所述的过压保护输出模块的输出端相连接。
在一种较佳的实施方式中,所述的外围电路包括电源、第一二极管、第二二极管、第三二极管、第四二极管、第五二极管、第一电容、第二电容、第三电容、第一电阻、第二电阻、第三电阻、第一发光二极管、第二发光二极管、电感和芯片,所述的电源的第一端分别与所述的第一二极管的负极和所述的第二二极管的正极相连接,所述的电源的第二端分别与所述的第三二极管的负极和所述的第四二极管的正极相连接,所述的第一二极管的正极分别与所述的第三二极管的正极、所述的第一电容的第一端、所述的第一电阻的第一端、所述的第五二极管的负极、所述的第三电容的第一端和所述的第一发光二极管的正极相连接,所述的第二二极管的正极分别与所述的第四二极管的正极、所述的第一电容的第二端、所述的第二电容的第二端、所述的第二电阻的第二端、所述的接地端和所述的第三电阻的第二端相连接,所述的第一电阻的第二端分别与所述的芯片的电源端和第二电容的第一端相连接,所述的第二电阻的第一端与所述的芯片的电压调节端相连接,所述的第三电阻的第一端与所述的芯片的电流采样端相连接,所述的第五二极管的正极分别与所述的电感的第一端和所述的芯片的漏端相连接,所述的电感的第二端分别与所述的第三电容的第二端和所述的第二发光二极管的负极相连接,所述的第二发光二极管的正极与所述的第一发光二极管的负极相连接。
本实用新型的电路结构如图3所示,消磁时间达到最小消磁时间时,判断导通时间是否达到设置的最大导通时间限制,如果达到最大导通时间限制,则认为是最大导通时间限制导致电感电流未达到峰值导致的消磁时间变短,不是输出电压高引起的消磁时间变短,从而不输出过压保护信号。
本实用新型的工作原理流程如下:
导通时间等于当输入电压过低,即VAC与VLED相差不多时,TON会变得很大。而芯片中存在最大导通时间限制,使电感电流未达到峰值时关闭功率管,这会导致消磁时间变小从而触发输出过压保护。
由于电路存在导通时间限制,在输入电压过低时会因为电感上电流未达到峰值导致消磁时间变小,从而触发输出过压保护。本实用新型解决了这个问题,当输入电压很低,消磁时间因最大导通时间限制而变小时屏蔽输出过压保护。屏蔽触发的条件是功率管因最大导通时间而关闭。
采用了该实用新型中的输出过压保护的电路,在输入电压过低时屏蔽保护功能,在输入恢复后再打开保护,解决了现有技术中输入电压过低时引发输出过压保护的问题,同时避免输出电压过高,具有广泛的应用范围。
在此说明书中,本实用新型已参照其特定的实施例作了描述。但是,很显然仍可以作出各种修改和变换而不背离本实用新型的精神和范围。因此,说明书和附图应被认为是说明性的而非限制性的。