CN206363188U - 一种基于dds的任意波形信号源 - Google Patents

Abstract

本实用新型公开了一种基于DDS的任意波形信号源，包括依次单向相连的控制芯片模块、FPGA芯片、数据转换模块、低通滤波器模块和电压偏置模块，所述控制芯片模块的输入端与矩阵键盘相连，所述控制芯片模块的两个输出端还分别连有波形显示模块和DAC扩展电路模块，所述DAC扩展电路模块的输出端分别与所述数据转换模块和电压偏置模块相连。本实用新型的一种基于DDS的任意波形信号源，可以发生任意波形信号，并且信号输出频率稳定度和精度高、响应快速，也具有成本低、功耗小和易操作的优点。

Description

一种基于DDS的任意波形信号源

技术领域

本实用新型属于电子技术与电子仪器领域，具体涉及一种基于DDS的任意波形信号源。

背景技术

传统的信号发生器一般基于模拟技术。它首先产生一定频率的正弦信号，然后再对这个正弦信号进行处理，从而输出其他波形信号(例如通过比较器可以输出方波信号，对方波信号通过积分可以生成三角波信号等)。这种技术的关键在于如何产生特定频率的正弦信号。早期的信号发生器大都采用谐振法，后来出现采用锁相频率合成技术的信号发生器。但基于模拟技术的传统信号发生器能够产生的信号类型有限，一般只能产生正弦波、方波三角波等少数的规则波形信号。如果需要产生复杂的波形信号，电路的复杂度及设计难度大大增加。

信号源作为电子测量系统必不可少的激励源，在很大程度上决定了对待测量系统的评估，因而常称之为电子测量系统的“标尺”。传统的信号源采用振荡器，只能产生少数几种波形，自动化程度低，且仪器体积大，灵活性与准确度差。而现在要求信号源能产生波形的种类多、频率高，而且还要体积小、可靠性高、操作性灵活、使用方便及可由计算机控制。

实用新型内容

本实用新型要解决的技术问题是，结合提供一种可以结合DDS技术的优点，克服传统技术相对带宽较窄，捷变速率低，分辨率低以及相位不连续性的问题，从而提供一种具有可编程全数字化以及可方便实现各种调制等优越性能的基于DDS的任意波形信号源。

为解决上述技术问题，本实用新型采用的技术方案为：

一种基于DDS的任意波形信号源，包括依次单向相连的控制芯片模块、FPGA芯片、数据转换模块、低通滤波器模块和电压偏置模块，所述控制芯片模块的输入端与矩阵键盘相连，所述控制芯片模块的输出端还分别与波形显示模块和DAC扩展电路模块的输入端相连，所述DAC扩展电路模块的输出端分别与所述数据转换模块和电压偏置模块相连，所述FPGA芯片包含依次单向相连的相位累加器和波形表存储模块，所述相位累加器的输入端与所述控制芯块模块的输出端相连，所述波形表存储模块的输出端与所述数模转换模块的输入端相连。

所述控制芯片包括STM32F103ARM控制芯片。

所述数模转换模块包括依次连接的AD9708和运算放大器，所述AD9708与FPGA芯片相连，所述运算放大器与低通滤波器模块相连。

所述低通滤波器模块包括四阶低通滤波器。

所述电压偏置模块包括LM7171高速运算放大器。

所述波形显示模块包括LCD12864。

本实用新型的有益效果：本实用新型采用控制芯片模块控制FPGA芯片并配合外围电路，提供了一种基于DDS的任意波形信号源，可以发生任意波形信号，并且信号输出频率稳定度和精度高、响应快速，也具有成本低、功耗小和易操作的优点，可以应用在实验信号测试的场合。

附图说明

图1是本实用新型的系统结构框图。

图2是本实用新型的FPGA芯片的引脚图。

图3是本实用新型的控制芯片模块的芯片引脚图。

图4是本实用新型的数模转换模块电路图。

图5是本实用新型的低通滤波器模块电路图。

图6是本实用新型的电压偏置模块电路图。

图7是本实用新型的DAC扩展电路模块电路图

图8是本实用新型的波形显示模块的芯片引脚图。

具体实施方式

下面结合附图对本实用新型作进一步描述，以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。

DDS(直接数字式频率合成器)不仅可以产生正弦波形同时也可以产生任意波形，这是其他频率合成方式所没有的。任意波在各个领域特别是在测量测试领域有着广泛的应用。通过DDS这种方法产生任意波是一种简单、低成本的方法，通过增加波形点数可以使输出达到很高的精度，这都是其他方法无法比拟的。如图1所示，本实用新型提供一种基于DDS的任意波形信号源，包括依次单向相连的控制芯片模块、FPGA芯片、数据转换模块、低通滤波器模块和电压偏置模块，所述控制芯片模块的输入端与矩阵键盘相连，所述控制芯片模块的输出端还分别与波形显示模块和DAC扩展电路模块的输入端相连，所述DAC扩展电路模块的输出端分别与所述数据转换模块和电压偏置模块相连，所述FPGA芯片包含依次单向相连的相位累加器和波形表存储模块，所述相位累加器的输入端与所述控制芯块模块的输出端相连，所述波形表存储模块的输出端与所述数模转换模块的输入端相连。

如图2和图3所示，所述控制芯片模块可以优选意法半导体ST旗下的一款常用的增强型系列STM32F103控制芯片作为微控制中心，所述FPGA芯片优选为Cyclone IIEP4CE6E22C8N芯片，Cyclone II EP4CE6E22C8N芯片中波形表存储模块包括存储正弦波表、方波表和三角波表等。STM32F103控制芯片的PD1、PD0、PD15、PD14、PD12、PD10、PD9、PD8管脚分别与FPGA芯片的PIN_142、PIN_141、PIN_28、PIN_30、PIN_31、PIN_32、PIN_33、PIN_34相连，作为这两个器件之间的通信总线。STM32F103控制芯片的PD4、PD5、PD6、PD7、PB5与FPGA芯片的PIN_88、PIN_89、PIN_90、PIN_11、PIN_10相连，分别传送读控制字RD、写控制字WR、复位控制字RST、使能控制字EN、中断控制字ISR给FPGA芯片。STM32F103控制芯片的PD11、PD13与FPGA芯片的PIN_25、PIN_24相连，传送波形选择控制字WAVE[1...0]给FPGA芯片。

如图4所示，所述数模转换模块包括AD9708和运算放大器，所述AD9708与FPGA芯片相连，所述运算放大器与低通滤波器模块相连，运算放大器可以选用AD8605。AD9708的八位数据管脚DB[7…0]分别与FPGA芯片的PIN_112、PIN_111、PIN_110、PIN_106、PIN_105、PIN_104、PIN_103、PIN_101相连，时钟管脚CLOCK与FPGA芯片的PIN_100管脚相连，DDS_REF作为参考电压输入端与DAC扩展电路模块的DDS_REF端相连。AD9708的IOUTA管脚依次经电阻R2和C7并联接地和经R4接到AD8605的同相输入端，R4和AD8605的同相输入的公共端经R3接地。AD9708的IOUB依次经电阻R11和C16并联接地和经R10接到AD8605的反相输入端，R10和AD8605的反相输入的公共端经电阻R12接到AD8605的输出端。通过RC并联接地电路可以输出信号抗干扰的作用。其中R2、R11阻值均为49.9Ω，R3、R12阻值为499Ω，R10为249Ω，C7、C16为22pF。

如图5所示，所述低通滤波器模块优选为经典的四阶低通滤波器。四阶滤波器输入端依次串联R7、L1、L2、L3。R7和L1的公共端经C10接地，L1和L2的公共端经C11接地，L2和L3的公共端经C13接地，L3和输出端的公共端经C13接地，C13与R9并联。其中，R7、R9阻值为100Ω，L1、L3电感为470nH，L2电感为820nH，C10、C13电容为18pF，C11、C13电容为75pF。

如图6所示，所述电压偏置模块优选为LM7171高速运算放大器。LM7171高速运算放大器的同相输入端接低通滤波器的信号输出端，LM7171高速运算放大器的反相输入端依次串联C19和C20的并联电路(C19和C20公共端接地)、R13，R13和LM7171高速运算放大器的反相输入公共端经R14接入LM7171的输出端，LM7171高速运算放大器的输出端接电阻R8。其中，电阻R13为499Ω，电阻R14为2KΩ，电阻R8为51Ω，电容C19为0.1μF，电容C20为1μF。

如图7所示，DAC扩展电路模块包含依次连接的74HC4051译码器和电压跟随器。74HC4051译码器的DAC_S0、DAC_S1、DAC_S2管脚分别与微控芯片的PC0、PC1、PC2相连，DAC_OUT接正5V电压。而GND和这2个管脚直接接地。输出端只用两个接口A1和A2，通过译码器选择A2幅度控制或者A1电压偏置。A2经电阻R32运算放大器的同相端，R32与同相输入端的公共端经C57接地，以实现电压跟随器的效果，生成最终的幅度控制的参考电压。A2经R35接U11B运放的同相输入端，R35和U11B的同相输入的公共端经C66接地，U11B的反相输入端接入U11B的输出端，U11B的输出端经电阻R37接入U14A的反相输入端。U14B的同相输入端接地，U14B的反相输入端接电阻R40并接2.5V参考电压，R40与反相输入端的公共端经R38接入U14B输出端，U14B的输出端经R41接入R37与U14A反相输入公共端。U14A的反相输入端经R39接入U14A的输出端，U14A的同相输入端接地，U14A的输出端向电压偏置模块提供偏置电压。其中，电阻R32、R35阻值为2KΩ，电阻R37、R38、R40阻值为10KΩ±1％,电阻R41、R39阻值为20KΩ±1％，电容C57、C66为1μF。

如图8所示，所述波形显示模块可以优选为LCD12864，LCD12864的8位数据线LCD_DB[7..0]与STM32F103控制芯片的PC[8...15]相连，控制线RS、WR、EN、RESET依次分别与STM32F103控制芯片的PB6、PD5、PD7、PD6相连。供电电源及背光部分可以参照现有技术。

本实用新型的工作原理为：控制芯片模块与FPGA芯片并行通信，传递选择波形信息和频率控制字给FPGA芯片中相位累加器，由相位累加器确定查表数值后进入FPGA波形表存储模块进行波形选择和频率控制，以连续输出8位波形数据；数据直接送至数模转换模块以输出相应波形；同时控制芯片模块传递幅度信息进入DAC扩展电路模块，通过译码器选择幅度控制或者输出偏置电压。DAC扩展电路模块通过产生不同直流电压作为数模转换模块的参考电压，以达到幅度控制；DAC扩展电路模块通过给电压偏置模块提供偏置电压保证信号幅度不失真；数模转换模块的输出波形再经过低通滤波器模块，滤除高频边沿，最终得到相对平滑的波形。低通滤波器模块的波形再经过电压偏置模块保证输出信号幅度不失真。本实用新型用控制芯片模块作为主控制器，现场可编程逻辑门阵列(FPGA)芯片作为波形存储装置。波形数据从FPGA芯片输出后经过数模转换器模块转换成模拟信号。其中，波形的相位与频率参数通过控制芯片模块发送相位控制字和频率控制字给FPGA芯片来实现，通过控制芯片模块控制数模转换器模块和DAC扩展电路模块输出模拟电流，再经运放将电流转换为电压后作为数模转换器模块的参考电压来实现波形的幅度调节。通过LCD12864显示波形类型、频率、相位和幅度选择选项；用矩阵键盘来操作选择具体波形类型、频率、相位和幅度。

以上所述仅是本实用新型的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (6)

1.一种基于DDS的任意波形信号源，其特征在于：包括依次单向相连的控制芯片模块、FPGA芯片、数据转换模块、低通滤波器模块和电压偏置模块，所述控制芯片模块的输入端与矩阵键盘相连，所述控制芯片模块的输出端还分别与波形显示模块和DAC扩展电路模块的输入端相连，所述DAC扩展电路模块的输出端分别与所述数据转换模块和电压偏置模块相连，所述FPGA芯片包含依次单向相连的相位累加器和波形表储存模块，所述相位累加器的输入端与所述控制芯块模块的输出端相连，所述波形表储存模块的输出端与所述数模转换模块的输入端相连。

2.根据权利要求1所述的一种基于DDS的任意波形信号源，其特征在于：所述控制芯片包括STM32F103 ARM控制芯片。

3.根据权利要求1所述的一种基于DDS的任意波形信号源，其特征在于：所述数模转换模块包括依次连接的AD9708和运算放大器，所述AD9708与FPGA芯片相连，所述运算放大器与低通滤波器模块相连。

4.根据权利要求1所述的一种基于DDS的任意波形信号源，其特征在于：所述低通滤波器模块包括四阶低通滤波器。

5.根据权利要求1所述的一种基于DDS的任意波形信号源，其特征在于：所述电压偏置模块包括LM7171高速运算放大器。

6.根据权利要求1所述的一种基于DDS的任意波形信号源，其特征在于：所述波形显示模块包括LCD12864。