CN206224463U - 一种基于fpga控制的脑电信号数据传输系统 - Google Patents
一种基于fpga控制的脑电信号数据传输系统 Download PDFInfo
- Publication number
- CN206224463U CN206224463U CN201621212839.2U CN201621212839U CN206224463U CN 206224463 U CN206224463 U CN 206224463U CN 201621212839 U CN201621212839 U CN 201621212839U CN 206224463 U CN206224463 U CN 206224463U
- Authority
- CN
- China
- Prior art keywords
- usb interface
- input
- output
- interface chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
一种基于FPGA控制的脑电信号数据传输系统，包括USB接口芯片，USB接口芯片的第一输入/输出和FPGA控制芯片的输入/输出双向连接，USB接口芯片的第二输入/输出通过USB接口和上位机双向连接，USB接口芯片的第一输入和晶振电路的输出连接，USB接口芯片的第二输入、USB接口的输入和稳压电路的输出连接，稳压电路的输入和供电电路的第一输出连接，供电电路的第二输出和FPGA控制芯片的输入连接，USB接口芯片采用总线供电，本实用新型实现脑电信号采处理系统的地层电路与PC机之间传输脑电数据的功能，使用方便，连接简单，单适用性广。
Description
技术领域
本实用新型涉及脑电信号采处理技术领域，具体涉及一种基于FPGA控制的脑电信号数据传输系统。
背景技术
脑电信号采处理统的地层电路采集的脑电信号需要传输并在PC机上作波形显示，当前底层硬件与PC机之间的通信方式主要包括传统的串/并口和高速数据采集卡。串口作为通讯方式传输速率慢，一般为几十kb/s到100kb/s，脑电数据传输任务达到100kb/s，不能保证系统的实时性；并口虽然可满足脑电信号传输速率的要求，但现在PC机上普及越来越少，尤其是笔记本没有并口，这将限制系统的适用性；高速采集卡也可满足脑电信号传输速率的要求，但存在安装繁杂、价格贵、兼容性差等弊端。
发明内容
为了克服上述技术的缺点，本实用新型的目的在于提供一种基于FPGA控制的脑电信号数据传输系统，实现脑电信号采处理系统的地层电路与PC机之间传输脑电数据的功能。
为了达到上述目的，本实用新型的技术方案是这样实现的：
一种基于FPGA控制的脑电信号数据传输系统，包括USB接口芯片1，USB接口芯片1的第一输入/输出和FPGA控制芯片2的输入/输出双向连接，USB接口芯片1的第二输入/输出通过USB接口6和上位机7双向连接，USB接口芯片1的第一输入和晶振电路5的输出连接，USB接口芯片1的第二输入、USB接口6的输入和稳压电路4的输出连接，稳压电路4的输入和供电电路3的第一输出连接，供电电路3的第二输出和FPGA控制芯片2的输入连接，USB接口芯片1采用总线供电。
所述的USB接口芯片1采用FT245。
所述的FPGA控制芯片2采用XC2S100。
本实用新型具有如下有益效果：选用FT245作为USB接口芯片1，其内部集成了微控制器，将USB固件程序固化在USB接口芯片1中，同时提供了PC端的设备驱动程序，这将大大降低开发难度；本实用新型最高支持480Mpbs的数据传输速率，同时支持热插拔和即插即用，使用方便，适用性广。
附图说明
图1为本实用新型的结构示意图。
图2为USB接口芯片1采用的FT245的管脚图。
图3为FPGA控制芯片2与FT245的接口连接示意图。
具体实施方式
下面结合附图对本实用新型进行详细说明。
参照图1，一种基于FPGA控制的脑电信号数据传输系统，包括USB接口芯片1，USB接口芯片1的第一输入/输出和FPGA控制芯片2的输入/输出双向连接，实现数据传输过程中FPGA控制芯片2对USB接口芯片1的控制；USB接口芯片1的第二输入/输出通过USB接口6和上位机7双向连接，USB接口芯片1的第一输入和晶振电路5的输出连接，USB接口芯片1的第二输入、USB接口6的输入和稳压电路4的输出连接，稳压电路4的输入和供电电路3的第一输出连接，供电电路3的第二输出和FPGA控制芯片2的输入连接，USB接口芯片1采用总线供电。
所述的USB接口芯片1采用FT245，管脚图如图2所示。所述的FPGA控制芯片2作为主机角色控制处于从机模式下的FT245。参照图3，FT245通过D0-D7这8位双向数据总线和4位读写状态控制信号RXF#、TXE#、WR#、RD#与FPGA控制芯片2连接，电源引脚与稳压电路4连接，其余控制引脚都连接在FPGA控制芯片2上，由FPGA控制芯片2控制FT245对数据的读写操作。
本实用新型的工作原理：FPGA控制芯片2通过8位并行数据总线D0-D7进行数据读写，上位机7通过标准串行总线对其进行控制读写，FPGA控制芯片2和USB接口芯片1通过上位机7控制完成两者间的数据串/并转换：一方面，当FPGA控制芯片2有脑电信号数据要传给上位机7时，数据通过8位并行I/O接口传给USB接口芯片1内部的数据缓冲区，USB接口芯片1再将8位并行数据转换成串行数据，通过USB接口6发送给上位机7；另一方面，当上位机7有控制指令数据要传给脑电信号采集设备时，先将串行数据通过USB接口6储存在USB接口芯片1内部的数据缓冲区，USB接口芯片1再将8位串行数据转换成并行数据，然后通过8位I/O接口把数据传给FPGA控制芯片2；供电电路3给FPGA控制芯片2供电，供电电路3通过稳压电路4给USB接口芯片1、USB接口6供电，晶振电路5将直流电能转化为交流电能，是USB锁相环的重要组成电路，实现USB接口芯片1输出信号频率对输入信号频率的自动跟踪。
Claims (3)
1.一种基于FPGA控制的脑电信号数据传输系统，包括USB接口芯片(1)，其特征在于：USB接口芯片(1)的第一输入/输出和FPGA控制芯片(2)的输入/输出双向连接，USB接口芯片(1)的第二输入/输出通过USB接口(6)和上位机(7)双向连接，USB接口芯片(1)的第一输入和晶振电路(5)的输出连接，USB接口芯片(1)的第二输入、USB接口(6)的输入和稳压电路(4)的输出连接，稳压电路(4)的输入和供电电路(3)的第一输出连接，供电电路(3)的第二输出和FPGA控制芯片(2)的输入连接，USB接口芯片(1)采用总线供电。
2.根据权利要求1所述的一种基于FPGA控制的脑电信号数据传输系统，其特征在于：所述的USB接口芯片(1)采用FT245。
3.根据权利要求1所述的一种基于FPGA控制的脑电信号数据传输系统，其特征在于：所述的FPGA控制芯片(2)采用XC2S100。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621212839.2U CN206224463U (zh) | 2016-11-10 | 2016-11-10 | 一种基于fpga控制的脑电信号数据传输系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621212839.2U CN206224463U (zh) | 2016-11-10 | 2016-11-10 | 一种基于fpga控制的脑电信号数据传输系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206224463U true CN206224463U (zh) | 2017-06-06 |
Family
ID=58792050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621212839.2U Expired - Fee Related CN206224463U (zh) | 2016-11-10 | 2016-11-10 | 一种基于fpga控制的脑电信号数据传输系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206224463U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107490756A (zh) * | 2017-06-23 | 2017-12-19 | 江苏艾科半导体有限公司 | 一种usb总线的逻辑控制信号系统 |
-
2016
- 2016-11-10 CN CN201621212839.2U patent/CN206224463U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107490756A (zh) * | 2017-06-23 | 2017-12-19 | 江苏艾科半导体有限公司 | 一种usb总线的逻辑控制信号系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103823776A (zh) | 面向主从设备通信的单总线及通信方法 | |
| CN206224463U (zh) | 一种基于fpga控制的脑电信号数据传输系统 | |
| CN203092570U (zh) | 一种七自由度力反馈机器人遥操作手控器测控电路 | |
| CN102123068B (zh) | 一种交调仪多总线通信系统 | |
| CN107273324A (zh) | 一种服务器pcie信号与usb3.0信号的转换电路 | |
| CN104951268A (zh) | 一种基于cpci扩展高性能显卡的实现方法 | |
| CN103018542B (zh) | 一种基于usb总线的电晕电流采集卡 | |
| CN208225049U (zh) | 一种电脑数据对传联机装置 | |
| CN202720637U (zh) | 一种片上系统的串行通信接口 | |
| CN203894747U (zh) | 一种实现pci-e信号互连的转接卡 | |
| CN107145462B (zh) | 一种基于usb总线的同步串行信号采集控制装置 | |
| CN102364452A (zh) | 一种ps2接口键盘鼠标可热插拔使用的实现方法 | |
| CN203825617U (zh) | 一种基于usb的高速数据传输设备 | |
| CN208922245U (zh) | 一种低功耗数据记录及高速数据传输装置 | |
| CN203691523U (zh) | 一种显示器及数字电视机hdcp自动写key控制系统 | |
| CN201830287U (zh) | 一种CANopen-RS232网关 | |
| CN104407706A (zh) | 基于手势识别的多媒体互动查询一体机及其使用方法 | |
| CN104503934A (zh) | 一种可扩展的串行传输器件 | |
| CN204178688U (zh) | 一种新型的tft智能显示屏 | |
| CN205015164U (zh) | 汽车制动性能检测仪的高速同步信号采集系统 | |
| CN203734667U (zh) | 一种实现长距离数据通讯的蓝牙桥 | |
| CN204189165U (zh) | 一种智能设备与嵌入式设备进行数据传输的装置 | |
| CN206849006U (zh) | 小型嵌入式u盘传输系统 | |
| CN105630398A (zh) | 一种多路数据采集存储器 | |
| CN202110418U (zh) | 一种交调仪多总线通信系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170606 Termination date: 20191110 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |