CN107273324A - 一种服务器pcie信号与usb3.0信号的转换电路 - Google Patents
一种服务器pcie信号与usb3.0信号的转换电路 Download PDFInfo
- Publication number
- CN107273324A CN107273324A CN201710433181.0A CN201710433181A CN107273324A CN 107273324 A CN107273324 A CN 107273324A CN 201710433181 A CN201710433181 A CN 201710433181A CN 107273324 A CN107273324 A CN 107273324A
- Authority
- CN
- China
- Prior art keywords
- pins
- conversion
- electric capacity
- control chip
- interface modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明涉及一种服务器PCIE信号与USB3.0信号的转换电路,包括PCIE接口模块、转换控制芯片以及USB3.0接口模块;转换控制芯片的电源引脚连接有转换控制芯片供电电路,USB3.0接口模块的电源引脚连接USB3.0接口模块供电电路;服务器CPU将运行加工好数据通过PCIE端口传输到转换控制芯片,转换控制芯片实时接收来自PCIE端口数据,并通过内部转换机制实现PCIE信号与USB3.0信号之间的切换,之后将信息通过USB3.0接口存储至U盘或者移动硬盘,反之,服务器下达寻址命令寻址至外设U盘或者移动硬盘,转换控制芯片读取外设中数据并转换成PCIE信息传递至CPU或者内存供服务器加工处理。
Description
技术领域
本发明属于服务器接口技术领域,具体涉及一种服务器PCIE信号与USB3.0信号的转换电路。
背景技术
PCI Express是新一代的总线接口,该总线是一种点对点串行连接的设备连接方式,点对点意味着每一个PCI Express设备都拥有自己独立的数据连接,各个设备之间并发的数据传输互不影响,而对于过去PCI那种共享总线方式,PCI总线上只能有一个设备进行通信,一旦PCI总线上挂接的设备增多,每个设备的实际传输速率就会下降,性能得不到保证。PCI Express以点对点的方式处理通信,每个设备在要求传输数据的时候各自建立自己的传输通道,对于其他设备这个通道是封闭的,这样的操作保证了通道的专有性,避免其他设备的干扰。以串行方式提升频率增进效能,关键的限制在于采用何种物理传输介质。人们普遍采用铜线路,而理论上铜这个材质可以提供的传输极限是10Gbps。
USB通用串行总线(Universal Serial Bus)是连接计算机系统与外部设备的一种串口总线标准,也是一种输入输出接口的技术规范,被广泛地应用于个人电脑和移动设备等信息通讯产品,并扩展至摄影器材、数字电视(机顶盒)、游戏机等其它相关领域。最新一代是USB 3.0,传输速度为10Gbit/s,三段式电压5V/12V/20V,最大供电100W,新型Type C插型不再分正反。
USB设备主要具有以下优点:可以热插拔;携带方便;标准统一;可以连接多个设备。
一般服务器会采用USB2.0的接口,而采用USB3.0的外接设备大规模普及,包括U盘移动硬盘等等,USB2.0的速度极大限制了大型文件传输,造成等待时间浪费。此为现有技术的不足之处。
因此,针对现有技术中的上述缺陷,提供设计一种服务器PCIE信号与USB3.0信号的转换电路,以解决上述技术问题,是非常有必要的。
发明内容
本发明的目的在于,针对上述现有技术存在的缺陷,提供设计一种服务器PCIE信号与USB3.0信号的转换电路,以解决上述技术问题。
为实现上述目的,发明给出以下技术方案:
一种服务器PCIE信号与USB3.0信号的转换电路,包括PCIE接口模块、转换控制芯片以及USB3.0接口模块;其特征在于:所述的转换控制芯片的电源引脚连接有转换控制芯片供电电路,所述的USB3.0接口模块的电源引脚连接有USB3.0接口模块供电电路;
转换控制芯片的PECLKP引脚连接到PCIE接口模块的REFCLK+引脚,转换控制芯片的PECLKN引脚连接到PCIE接口模块的REFCLK-引脚,转换控制芯片的PETXP引脚通过电容C5连接到PCIE接口模块的PERp1引脚,转换控制芯片的PETXN通过电容C6连接到PCIE接口模块的PERn0引脚;
转换控制芯片的PERXP引脚连接到PCIE接口模块的PETp0引脚,转换控制芯片的PERXN引脚连接到PETn0引脚,
转换控制芯片的PERSTB引脚连接到PCIE接口模块的PERST#引脚,转换控制芯片的PEWAKEB引脚通过电阻R4连接到PCIE接口模块的WAKE#引脚,转换控制芯片的PECREQB引脚连接到CLKREQ#引脚,
PCIE接口模块的四个GND引脚均接地;
转换控制芯片的PONRSTB引脚通过电容C10接地,该引脚还通过电阻R8连接到3.3V电源,电阻R8的两端并联有二极管D1,二极管D1的正极连接到PONRSTB引脚,二极管的负极连接到3.3V电源;
转换控制芯片的XT1引脚和XT2引脚连接有晶振,XT1引脚连接到晶振的1号、2号以及4号引脚,晶振的1号引脚通过电容C8接地,晶振的2号引脚、4号引脚均直接接地,晶振的3号引脚通过电阻R7连接到XT2引脚,晶振的3号引脚还通过电容C9接地;
转换控制芯片的ICL引脚接地;
转换控制芯片的4个VDD33引脚外接在一起,VDD33引脚连接到3.3V电源,VDD33引脚还通过电容C11和电容C23连接到3.3V电源,电容C11和电容C23串联,电容C11的两端并联有电容C13,电容C13与电容C23连接的一端接地;
转换控制芯片的7个VDD10引脚外接在一起,VDD10引脚连接到1.05V电源,VDD10引脚还通过电容C15和电容C25连接到1.05V电源,电容C15和电容C25串联,电容C15的两端并联有电容C17,电容C17与电容C25连接的一端接地;
转换控制芯片的一个AVDD33引脚连接到3.3V电源,且该AVDD33引脚还通过电容C22和电容C27连接到3.3V电源,电容C22和电容C27串联,电容C22与电容C27的连接点接地;转换控制芯片的另一个AVDD33引脚通过电容C21接地;
USB3.0接口模块设置有两个,分别为第一USB3.0接口模块和第二USB3.0接口模块;
第一USB3.0接口模块的第一SHELD引脚与第二USB3.0接口模块的第二SHELD引脚均接地,第一USB3.0接口模块的第二SHELD引脚连接到第二USB3.0接口模块的第一SHELD引脚,第一USB3.0接口模块的第一SHELD引脚通过电阻R2接地,第二USB3.0接口模块的第二SHELD引脚通过电阻R3接地,第一USB3.0接口模块的GND引脚、GND_D引脚,以及第二USB3.0接口模块的GND引脚、GND_D引脚均接地;
第一USB3.0接口模块的SSTX+引脚与VBUS引脚外接在一起,且两引脚通过电容C1连接到转换控制芯片的U3TXDP2引脚,两引脚还通过第一USB保护芯片连接有USB3.0接口模块供电电路,第一USB3.0接口模块的SSTX-引脚通过电容C2连接到转换控制芯片的U3TXDN2引脚,第一USB3.0接口模块的D-引脚连接到转换控制芯片的U2DM2引脚,第一USB3.0接口模块的D+引脚连接到转换控制芯片的U2DP2引脚,第一USB3.0接口模块的SSRX+引脚连接到转换控制芯片的U3RXDP2引脚,第一USB3.0接口模块的SSRX-引脚连接到转换控制芯片的U3RXDN2引脚;
第二USB3.0接口模块的SSTX+引脚与VBUS引脚外接在一起,且两引脚通过电容C3连接到转换控制芯片的U3TXDP1引脚,两引脚还通过第二USB保护芯片连接有USB3.0接口模块供电电路,第二USB3.0接口模块的SSTX-引脚通过电容C4连接到转换控制芯片的U3TXDN1引脚,第二USB3.0接口模块的D-引脚连接到转换控制芯片的U2DM1引脚,第二USB3.0接口模块的D+引脚连接到转换控制芯片的U2DP1引脚,第二USB3.0接口模块的SSRX+引脚连接到转换控制芯片的U9RXDP1引脚,第二USB3.0接口模块的SSRX-引脚连接到转换控制芯片的U9RXDN1引脚;
转换控制芯片的RREF引脚通过电阻R1接地;
转换控制芯片的GNDPAD引脚接地。
作为优选,转换控制芯片的电源引脚连接的转换控制芯片供电电路包括,电流转换器;该电流转换器为RP8058GW转换器,该电流转换器的3个PVDD引脚以及1个VDD引脚外接在一起,4个引脚外接后连接到电流转换器的EN引脚,并且外接后的4个引脚连接到3.3V电源,3.3V电源通过电容C29、电容C30接地,电容C29与电容C30并联;
电流转换器的GND引脚和4个PGND引脚均接地,电流转换器的3个LX引脚外接在一起,外接后通过电感L1、电阻R10以及电阻R9接地,电感L1、电阻R10以及电阻R9串联,电流传感器的FB引脚连接到电阻R9和电阻R10之间的连接点,电阻R9与电阻R10两端并联有电容C16,电容C16的一端连接电感L1,电容C16的另一端接地,电容C16的两端并联有电容C17,电感L1与电容C16之间的连接点连接有电阻R11,电阻R11远离电感L1的一端为1.05V电源输出。
作为优选,USB3.0接口模块的电源引脚连接的USB3.0接口模块供电电路包括TPS2061限流开关,该限流开关的IN引脚连接有5V电源,并且该引脚通过电容C1M38接地;该限流开关的OUT引脚为供电输出端,且OUT引脚通过极性电容C9B8接地,极性电容C9B8的负极接地;该限流开关的OC_N引脚通过电阻R1M24接P3V3_STBY端。
作为优选,所述的晶振为石英晶振。
本发明的有益效果在于,服务器在运行过程中,服务器CPU将运行加工好数据通过PCIE端口传输到转换控制芯片,转换控制芯片实时接收来自PCIE端口数据,并通过内部转换机制实现PCIE信号与USB3.0信号之间的切换,之后将信息通过USB3.0接口存储至U盘或者移动硬盘,反之,服务器下达寻址命令寻址至外设U盘或者移动硬盘,转换控制芯片读取外设中数据并转换成PCIE信息传递至CPU或者内存供服务器加工处理。
USB3.0接口在2.0模式4线结构(电源,地线,2条数据)的基础上,新增加了4条线路用于接收和传输信号同时,USB 3.0利用了双向数据传输全双工模式,减少等待时间,提升了传输效率。主控系统通过将PCIE接口传输过来的并行数据转化成简单串行输出USB信号。
此外,本发明设计原理可靠,结构简单,具有非常广泛的应用前景。
由此可见,本发明与现有技术相比,具有突出的实质性特点和显著地进步,其实施的有益效果也是显而易见的。
附图说明
图1是本发明提供的一种服务器PCIE信号与USB3.0信号的转换电路图。
图2是转换控制芯片供电电路图。
图3是USB3.0接口模块供电电路图。
其中,1-PCIE接口模块,2-转换控制芯片,3.1-第一USB3.0接口模块,3.2-第二USB3.0接口模块,4-晶振,5.1-第一SHELD引脚,5.2-第二SHELD引脚,6.1-第一USB保护芯片,6.2-第二USB保护芯片。
具体实施方式
下面结合附图并通过具体实施例对本发明进行详细阐述,以下实施例是对本发明的解释,而本发明并不局限于以下实施方式。
如图1-3所示,本发明提供的一种服务器PCIE信号与USB3.0信号的转换电路,包括PCIE接口模块1、转换控制芯片2以及USB3.0接口模块;所述的转换控制芯片2的电源引脚连接有转换控制芯片供电电路,所述的USB3.0接口模块的电源引脚连接有USB3.0接口模块供电电路;
转换控制芯片的PECLKP引脚连接到PCIE接口模块的REFCLK+引脚,转换控制芯片的PECLKN引脚连接到PCIE接口模块的REFCLK-引脚,转换控制芯片的PETXP引脚通过电容C5连接到PCIE接口模块的PERp1引脚,转换控制芯片的PETXN通过电容C6连接到PCIE接口模块的PERn0引脚;
转换控制芯片的PERXP引脚连接到PCIE接口模块的PETp0引脚,转换控制芯片的PERXN引脚连接到PETn0引脚,
转换控制芯片的PERSTB引脚连接到PCIE接口模块的PERST#引脚,转换控制芯片的PEWAKEB引脚通过电阻R4连接到PCIE接口模块的WAKE#引脚,转换控制芯片的PECREQB引脚连接到CLKREQ#引脚,
PCIE接口模块的四个GND引脚均接地;
转换控制芯片的PONRSTB引脚通过电容C10接地,该引脚还通过电阻R8连接到3.3V电源,电阻R8的两端并联有二极管D1,二极管D1的正极连接到PONRSTB引脚,二极管的负极连接到3.3V电源;
转换控制芯片的XT1引脚和XT2引脚连接有晶振4,XT1引脚连接到晶振的1号、2号以及4号引脚,晶振的1号引脚通过电容C8接地,晶振的2号引脚、4号引脚均直接接地,晶振的3号引脚通过电阻R7连接到XT2引脚,晶振的3号引脚还通过电容C9接地;
转换控制芯片的ICL引脚接地;
转换控制芯片的4个VDD33引脚外接在一起,VDD33引脚连接到3.3V电源,VDD33引脚还通过电容C11和电容C23连接到3.3V电源,电容C11和电容C23串联,电容C11的两端并联有电容C13,电容C13与电容C23连接的一端接地;
转换控制芯片的7个VDD10引脚外接在一起,VDD10引脚连接到1.05V电源,VDD10引脚还通过电容C15和电容C25连接到1.05V电源,电容C15和电容C25串联,电容C15的两端并联有电容C17,电容C17与电容C25连接的一端接地;
转换控制芯片的一个AVDD33引脚连接到3.3V电源,且该AVDD33引脚还通过电容C22和电容C27连接到3.3V电源,电容C22和电容C27串联,电容C22与电容C27的连接点接地;转换控制芯片的另一个AVDD33引脚通过电容C21接地;
USB3.0接口模块设置有两个,分别为第一USB3.0接口模块3.1和第二USB3.0接口模块3.2;
第一USB3.0接口模块3.1的第一SHELD引脚5.1与第二USB3.0接口模块3.2的第二SHELD引脚5.2均接地,第一USB3.0接口模块3.1的第二SHELD引脚5.2连接到第二USB3.0接口模块3.2的第一SHELD引脚5.1,第一USB3.0接口模块3.1的第一SHELD引脚5.1通过电阻R2接地,第二USB3.0接口模块3.2的第二SHELD引脚5.2通过电阻R3接地,第一USB3.0接口模块3.1的GND引脚、GND_D引脚,以及第二USB3.0接口模块3.2的GND引脚、GND_D引脚均接地;
第一USB3.0接口模块3.1的SSTX+引脚与VBUS引脚外接在一起,且两引脚通过电容C1连接到转换控制芯片的U3TXDP2引脚,两引脚还通过第一USB保护芯片6.1连接有USB3.0接口模块供电电路,第一USB3.0接口模块的SSTX-引脚通过电容C2连接到转换控制芯片的U3TXDN2引脚,第一USB3.0接口模块的D-引脚连接到转换控制芯片的U2DM2引脚,第一USB3.0接口模块的D+引脚连接到转换控制芯片的U2DP2引脚,第一USB3.0接口模块的SSRX+引脚连接到转换控制芯片的U3RXDP2引脚,第一USB3.0接口模块的SSRX-引脚连接到转换控制芯片的U3RXDN2引脚;
第二USB3.0接口模块3.2的SSTX+引脚与VBUS引脚外接在一起,且两引脚通过电容C3连接到转换控制芯片的U3TXDP1引脚,两引脚还通过第二USB保护芯片6.2连接有USB3.0接口模块供电电路,第二USB3.0接口模块的SSTX-引脚通过电容C4连接到转换控制芯片的U3TXDN1引脚,第二USB3.0接口模块的D-引脚连接到转换控制芯片的U2DM1引脚,第二USB3.0接口模块的D+引脚连接到转换控制芯片的U2DP1引脚,第二USB3.0接口模块的SSRX+引脚连接到转换控制芯片的U9RXDP1引脚,第二USB3.0接口模块的SSRX-引脚连接到转换控制芯片的U9RXDN1引脚;
转换控制芯片的RREF引脚通过电阻R1接地;
转换控制芯片的GNDPAD引脚接地。
本实施例中,转换控制芯片的电源引脚连接的转换控制芯片供电电路包括,电流转换器;该电流转换器为RP8058GW转换器,该电流转换器的3个PVDD引脚以及1个VDD引脚外接在一起,4个引脚外接后连接到电流转换器的EN引脚,并且外接后的4个引脚连接到3.3V电源,3.3V电源通过电容C29、电容C30接地,电容C29与电容C30并联;
电流转换器的GND引脚和4个PGND引脚均接地,电流转换器的3个LX引脚外接在一起,外接后通过电感L1、电阻R10以及电阻R9接地,电感L1、电阻R10以及电阻R9串联,电流传感器的FB引脚连接到电阻R9和电阻R10之间的连接点,电阻R9与电阻R10两端并联有电容C16,电容C16的一端连接电感L1,电容C16的另一端接地,电容C16的两端并联有电容C17,电感L1与电容C16之间的连接点连接有电阻R11,电阻R11远离电感L1的一端为1.05V电源输出。
本实施例中,USB3.0接口模块的电源引脚连接的USB3.0接口模块供电电路包括TPS2061限流开关,该限流开关的IN引脚连接有5V电源,并且该引脚通过电容C1M38接地;该限流开关的OUT引脚为供电输出端,且OUT引脚通过极性电容C9B8接地,极性电容C9B8的负极接地;该限流开关的OC_N引脚通过电阻R1M24接P3V3_STBY端。
本实施例中,所述的晶振为石英晶振。
以上公开的仅为本发明的优选实施方式,但本发明并非局限于此,任何本领域的技术人员能思之的没有创造性的变化,以及在不脱离本发明原理前提下所作的若干改进和润饰,都应落在本发明的保护范围内。
Claims (4)
1.一种服务器PCIE信号与USB3.0信号的转换电路,包括PCIE接口模块(1)、转换控制芯片(2)以及USB3.0接口模块;其特征在于:所述的转换控制芯片(2)的电源引脚连接有转换控制芯片供电电路,所述的USB3.0接口模块的电源引脚连接有USB3.0接口模块供电电路;
转换控制芯片的PECLKP引脚连接到PCIE接口模块的REFCLK+引脚,转换控制芯片的PECLKN引脚连接到PCIE接口模块的REFCLK-引脚,转换控制芯片的PETXP引脚通过电容(C5)连接到PCIE接口模块的PERp1引脚,转换控制芯片的PETXN通过电容(C6)连接到PCIE接口模块的PERn0引脚;
转换控制芯片的PERXP引脚连接到PCIE接口模块的PETp0引脚,转换控制芯片的PERXN引脚连接到PETn0引脚,
转换控制芯片的PERSTB引脚连接到PCIE接口模块的PERST#引脚,转换控制芯片的PEWAKEB引脚通过电阻(R4)连接到PCIE接口模块的WAKE#引脚,转换控制芯片的PECREQB引脚连接到CLKREQ#引脚,
PCIE接口模块的四个GND引脚均接地;
转换控制芯片的PONRSTB引脚通过电容(C10)接地,该引脚还通过电阻(R8)连接到3.3V电源,电阻(R8)的两端并联有二极管(D1),二极管(D1)的正极连接到PONRSTB引脚,二极管的负极连接到3.3V电源;
转换控制芯片的XT1引脚和XT2引脚连接有晶振(4),XT1引脚连接到晶振的1号、2号以及4号引脚,晶振的1号引脚通过电容(C8)接地,晶振的2号引脚、4号引脚均直接接地,晶振的3号引脚通过电阻(R7)连接到XT2引脚,晶振的3号引脚还通过电容(C9)接地;
转换控制芯片的ICL引脚接地;
转换控制芯片的4个VDD33引脚外接在一起,VDD33引脚连接到3.3V电源,VDD33引脚还通过电容(C11)和电容(C23)连接到3.3V电源,电容(C11)和电容(C23)串联,电容(C11)的两端并联有电容(C13),电容(C13)与电容(C23)连接的一端接地;
转换控制芯片的7个VDD10引脚外接在一起,VDD10引脚连接到1.05V电源,VDD10引脚还通过电容(C15)和电容(C25)连接到1.05V电源,电容(C15)和电容(C25)串联,电容(C15)的两端并联有电容(C17),电容(C17)与电容(C25)连接的一端接地;
转换控制芯片的一个AVDD33引脚连接到3.3V电源,且该AVDD33引脚还通过电容(C22)和电容(C27)连接到3.3V电源,电容(C22)和电容(C27)串联,电容(C22)与电容(C27)的连接点接地;转换控制芯片的另一个AVDD33引脚通过电容(C21)接地;
USB3.0接口模块设置有两个,分别为第一USB3.0接口模块(3.1)和第二USB3.0接口模块(3.2);
第一USB3.0接口模块(3.1)的第一SHELD引脚(5.1)与第二USB3.0接口模块(3.2)的第二SHELD引脚(5.2)均接地,第一USB3.0接口模块(3.1)的第二SHELD引脚(5.2)连接到第二USB3.0接口模块(3.2)的第一SHELD引脚(5.1),第一USB3.0接口模块(3.1)的第一SHELD引脚(5.1)通过电阻(R2)接地,第二USB3.0接口模块(3.2)的第二SHELD引脚(5.2)通过电阻(R3)接地,第一USB3.0接口模块(3.1)的GND引脚、GND_D引脚,以及第二USB3.0接口模块(3.2)的GND引脚、GND_D引脚均接地;
第一USB3.0接口模块(3.1)的SSTX+引脚与VBUS引脚外接在一起,且两引脚通过电容(C1)连接到转换控制芯片的U3TXDP2引脚,两引脚还通过第一USB保护芯片(6.1)连接有USB3.0接口模块供电电路,第一USB3.0接口模块的SSTX-引脚通过电容(C2)连接到转换控制芯片的U3TXDN2引脚,第一USB3.0接口模块的D-引脚连接到转换控制芯片的U2DM2引脚,第一USB3.0接口模块的D+引脚连接到转换控制芯片的U2DP2引脚,第一USB3.0接口模块的SSRX+引脚连接到转换控制芯片的U3RXDP2引脚,第一USB3.0接口模块的SSRX-引脚连接到转换控制芯片的U3RXDN2引脚;
第二USB3.0接口模块(3.2)的SSTX+引脚与VBUS引脚外接在一起,且两引脚通过电容(C3)连接到转换控制芯片的U3TXDP1引脚,两引脚还通过第二USB保护芯片(6.2)连接有USB3.0接口模块供电电路,第二USB3.0接口模块的SSTX-引脚通过电容(C4)连接到转换控制芯片的U3TXDN1引脚,第二USB3.0接口模块的D-引脚连接到转换控制芯片的U2DM1引脚,第二USB3.0接口模块的D+引脚连接到转换控制芯片的U2DP1引脚,第二USB3.0接口模块的SSRX+引脚连接到转换控制芯片的U9RXDP1引脚,第二USB3.0接口模块的SSRX-引脚连接到转换控制芯片的U9RXDN1引脚;
转换控制芯片的RREF引脚通过电阻(R1)接地;
转换控制芯片的GNDPAD引脚接地。
2.根据权利要求1所述的一种服务器PCIE信号与USB3.0信号的转换电路,其特征在于,转换控制芯片的电源引脚连接的转换控制芯片供电电路包括,电流转换器;该电流转换器为RP8058GW转换器,该电流转换器的3个PVDD引脚以及1个VDD引脚外接在一起,4个引脚外接后连接到电流转换器的EN引脚,并且外接后的4个引脚连接到3.3V电源,3.3V电源通过电容(C29)、电容(C30)接地,电容(C29)与电容(C30)并联;
电流转换器的GND引脚和4个PGND引脚均接地,电流转换器的3个LX引脚外接在一起,外接后通过电感(L1)、电阻(R10)以及电阻(R9)接地,电感(L1)、电阻(R10)以及电阻(R9)串联,电流传感器的FB引脚连接到电阻(R9)和电阻(R10)之间的连接点,电阻(R9)与电阻(R10)两端并联有电容(C16),电容(C16)的一端连接电感(L1),电容(C16)的另一端接地,电容(C16)的两端并联有电容(C17),电感(L1)与电容(C16)之间的连接点连接有电阻(R11),电阻(R11)远离电感(L1)的一端为1.05V电源输出。
3.根据权利要求1或2所述的一种服务器PCIE信号与USB3.0信号的转换电路,其特征在于,USB3.0接口模块的电源引脚连接的USB3.0接口模块供电电路包括TPS2061限流开关,该限流开关的IN引脚连接有5V电源,并且该引脚通过电容(C1M38)接地;该限流开关的OUT引脚为供电输出端,且OUT引脚通过极性电容(C9B8)接地,极性电容(C9B8)的负极接地;该限流开关的OC_N引脚通过电阻(R1M24)接P3V3_STBY端。
4.根据权利要求3所述的一种服务器PCIE信号与USB3.0信号的转换电路,其特征在于,所述的晶振为石英晶振。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710433181.0A CN107273324A (zh) | 2017-06-09 | 2017-06-09 | 一种服务器pcie信号与usb3.0信号的转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710433181.0A CN107273324A (zh) | 2017-06-09 | 2017-06-09 | 一种服务器pcie信号与usb3.0信号的转换电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107273324A true CN107273324A (zh) | 2017-10-20 |
Family
ID=60067001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710433181.0A Pending CN107273324A (zh) | 2017-06-09 | 2017-06-09 | 一种服务器pcie信号与usb3.0信号的转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107273324A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109240957A (zh) * | 2018-08-15 | 2019-01-18 | 郑州云海信息技术有限公司 | 一种m.2硬盘接口转usb接口电路及转换方法 |
CN109542815A (zh) * | 2018-09-28 | 2019-03-29 | 天津市英贝特航天科技有限公司 | 一种基于usb3.0接口的高速d/a系统及工作方法 |
CN112527716A (zh) * | 2020-12-18 | 2021-03-19 | 深圳市度申科技有限公司 | 基于usb3.0线材实现的数据传输方法、采集卡及系统 |
TWI768785B (zh) * | 2021-01-04 | 2022-06-21 | 華擎科技股份有限公司 | 通用序列匯流排介面電路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8516290B1 (en) * | 2010-02-02 | 2013-08-20 | Smsc Holdings S.A.R.L. | Clocking scheme for bridge system |
CN205354010U (zh) * | 2015-12-14 | 2016-06-29 | 天津光电通信技术有限公司 | 一种基于pcie总线的usb接口 |
-
2017
- 2017-06-09 CN CN201710433181.0A patent/CN107273324A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8516290B1 (en) * | 2010-02-02 | 2013-08-20 | Smsc Holdings S.A.R.L. | Clocking scheme for bridge system |
CN205354010U (zh) * | 2015-12-14 | 2016-06-29 | 天津光电通信技术有限公司 | 一种基于pcie总线的usb接口 |
Non-Patent Citations (2)
Title |
---|
NEC ELECTRONLCS CORPORATION: "uPD720200 PRELIMINARY DATA SHEET", 《MOS INTEGRATED CIRCUIT》 * |
吴金辉等: "USB 3.0控制器uPD720200的特点及应用研究", 《现代农业科技》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109240957A (zh) * | 2018-08-15 | 2019-01-18 | 郑州云海信息技术有限公司 | 一种m.2硬盘接口转usb接口电路及转换方法 |
CN109542815A (zh) * | 2018-09-28 | 2019-03-29 | 天津市英贝特航天科技有限公司 | 一种基于usb3.0接口的高速d/a系统及工作方法 |
CN112527716A (zh) * | 2020-12-18 | 2021-03-19 | 深圳市度申科技有限公司 | 基于usb3.0线材实现的数据传输方法、采集卡及系统 |
CN112527716B (zh) * | 2020-12-18 | 2024-01-30 | 深圳市度申科技有限公司 | 基于usb3.0线材实现的数据传输方法、采集卡及系统 |
TWI768785B (zh) * | 2021-01-04 | 2022-06-21 | 華擎科技股份有限公司 | 通用序列匯流排介面電路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107273324A (zh) | 一种服务器pcie信号与usb3.0信号的转换电路 | |
CN104318301B (zh) | 一种带有通信功能的tf卡 | |
CN103226541A (zh) | 一种基于fpga和arm的嵌入式高性能异构计算平台 | |
CN206075271U (zh) | 一种支持多种串行协议的协议转换器 | |
CN104731746A (zh) | 设备控制器装置 | |
CN205692166U (zh) | 基于PowerPC架构中央处理器的核心板 | |
CN102637453B (zh) | 一种包括串行输入输出接口的相变存储器 | |
CN206993145U (zh) | 多功能网关路由开发板 | |
CN206696843U (zh) | 一种usb转uart通讯模块 | |
CN208384520U (zh) | 数据采集终端 | |
CN106773956A (zh) | 短波电台数据通信接口的转换装置及方法 | |
CN205692167U (zh) | 基于PowerPC架构中央处理器的通用核心板 | |
CN207367196U (zh) | 一种基于飞腾处理器的便携式计算机主板及便携式计算机 | |
CN209562574U (zh) | 一种ntb卡 | |
CN207623969U (zh) | 一种支持多种数据接口兼容的usb集线器 | |
CN209525609U (zh) | 一种基于risc-v的微型控制装置 | |
CN207516997U (zh) | 一种使用CPLD进行NVMe SSD的带外管理模块 | |
CN207909129U (zh) | 实现智能支付终端与pc端简易通讯的通讯电路 | |
CN201853240U (zh) | Usb鼠标阅读器 | |
CN207625305U (zh) | 一种移动设备充电装置 | |
CN205827396U (zh) | 一种增强型统一读写器 | |
CN205959134U (zh) | 一种计算机及其内部的计算机主板 | |
CN205105405U (zh) | 煤矿井下无线传感器网络网关节点 | |
CN218006270U (zh) | 一种高速传输兼容多种无感识别通信方式装置 | |
CN203502957U (zh) | 数据转存设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171020 |
|
RJ01 | Rejection of invention patent application after publication |