CN205898876U - 负电压检测电路 - Google Patents

Abstract

本申请公开了负电压检测电路，包括：检测模块，用于对负电压信号进行采样，以获得检测信号；输出镜像模块，与检测模块相连接，用于将检测信号转换成下拉信号；检测控制模块，用于产生电流控制信号；电流镜像模块，分别与检测控制模块和输出镜像模块相连接，用于根据电流控制信号控制所述下拉信号的下拉强度；输出控制模块，用于根据下拉信号产生第一输出信号；以及输出模块，用于锁存和缓冲所述第一输出信号，以产生检测输出信号。所述负电压检测电路可以减小系统功耗和提高测量准确性。

Description

负电压检测电路

技术领域

本实用新型涉及电子电路技术，更具体地涉及一种负电压检测电路。

背景技术

在现有的电子设备中，已经广泛地采用存储器来存储程序和数据。诸如手机、平板之类的移动终端的存储器的容量已经高达64G或更高。存储容量的提高有利于在移动终端中安装更多的应用软件，存储更多的文件、照片和视频等内容，并且可以支持运行更为复杂的系统功能，以满足用户越来越高的要求。随着存储器在移动终端中的应用越来越多，希望存储器的存储密度不断增大、功耗不断减小。

在存储器的工作中可能产生各种极性的电压。例如，在测试时，正电压是存储单元连接的字线上的电压，负电压是存储器中的电荷泵的输出线上的电压。此外，在LCD显示器之类的电子设备中，也广泛地采用负电压驱动。因此，在电子设备中经常需要采用负电压检测电路监测负电压，以保证测试的正常进行和电路的正常工作。

然而，现有的负电压检测电路的基本工作方式是将负电压转换成正电压，以及采用电阻分压网络采样，从而获得负电压的采样值。在这种检测方式中，负电压检测电路自身也作为负载，不仅导致系统功耗的增加，而且导致负电压的损耗，从而影响检测的准确度。

期望进一步改进负电压检测电路，以减小系统功耗和提高检测准确性。

实用新型内容

本实用新型的目的在于提供一种通过将检测信号和检测输出信号隔离来减小系统功耗和提高检测准确性的负电压检测电路。

根据本实用新型，提供一种负电压检测电路，其特征在于，包括：检测模块，用于对负电压信号进行采样，以获得检测信号；输出镜像模块，与检测模块相连接，用于将检测信号转换成下拉信号；检测控制模块，用于产生电流控制信号；电流镜像模块，分别与检测控制模块和输出镜像模块相连接，用于根据电流控制信号控制所述下拉信号的下拉强度；输出控制模块，用于根据下拉信号产生第一输出信号；以及输出模块，用于锁存和缓冲所述第一输出信号，以产生检测输出信号。

优选地，所述检测模块包括第一晶体管，所述第一晶体管的栅极接收所述负电压信号，源极和漏极分别提供所述检测信号和接地。

优选地，所述镜像模块包括互成镜像的第二晶体管和第三晶体管，其中，所述第二晶体管的栅极与所述第三晶体管的栅极彼此连接，所述第二晶体管的源极连接至供电端，漏极与栅极连接且进一步连接至所述第一晶体管的源极，所述第三晶体管的源极连接至供电端，漏极提供所述下拉信号。

优选地，所述电流镜像模块包括互成镜像的第四晶体管和第五晶体管，其中，所述第四晶体管的栅极与所述第五晶体管的栅极彼此连接，所述第四晶体管的源极连接至接地端，漏极与栅极连接且进一步连接至所述检测控制模块，以接收所述电流控制信号，所述第五晶体管的源极连接至接地端，漏极连接至所述第三晶体管的漏极。

优选地，所述输出控制信号包括串联连接在供电端和接地端之间的第六晶体管和第七晶体管，以及上拉反相器，其中，第六晶体管的栅极接收所述下拉信号，第七晶体管的栅极接收启动信号，所述第六晶体管和所述第七晶体管的中间节点产生所述第一输出信号,所述上拉反相器的输入端接收所述下拉信号，输出端连接至所述第六晶体管和所述第七晶体管的中间节点。

优选地，所述输出模块包括缓存电路和驱动电路。

优选地，所述缓存电路包括彼此反向并联的第一反相器和第二反相器，所述第一反相器的输入端连接至所述第六晶体管和所述第七晶体管的中间节点，所述第一反相器的输出端连接至所述驱动电路。

优选地，所述驱动电路包括第三反相器。

根据本发明实施例的负电压检测电路，其中，采用检测模块中的晶体管对负电压进行采样，采用输出镜像模块将检测信号转换成下拉信号，采用监测控制模块限制下拉深度，并且根据下拉信号产生检测输出信号。该检测输出信号用作负电压的逻辑指示。

该负电压检测电路不需要使用电阻分压网络，因此可以减小系统功耗。此外，该负电压检测电路采用镜像电路隔离检测信号和检测输出信号，从而可以减少负电压信号的损耗，提高检测精度。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据本实用新型实施例的负电压检测电路的示意性电路图；以及

图2示出根据本实用新型实施例的负电压检测电路的工作波形图。

具体实施方式

以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

下面结合附图和实施例对本实用新型进一步说明。

图1示出根据本实用新型实施例的负电压检测电路的示意性电路图。该负电压检测电路包括输出镜像模块101、检测模块102、检测控制模块103、电流镜模块104、输出控制模块105和输出模块106。

输出镜像模块101包括晶体管M0和M1，例如P型MOSFET(金属氧化物半导体场效应晶体管)。晶体管M0和M1在供电端VCC和接地端GND之间并联连接。进一步地，晶体管M0和M1的栅极彼此连接，晶体管M0的栅极进一步与漏极直接连接。晶体管M0和M1的漏极分别提供检测信号DET和下拉信号PULLDW。

检测模块102包括晶体管M11，例如P型MOSFET。晶体管M11与输出镜像模块101的晶体管M0串联连接。即，晶体管M11的源极和漏极分别连接至晶体管M0的漏极和接地端GND。晶体管M11的栅极接收负电压信号NEGP。

检测控制模块103串联连接在供电端VCC和电流镜像模块104之间，用于控制流过晶体管M13的电流。检测控制模块103提供电流控制信号ICTRL。由于电流镜像模块104中的两个晶体管的电流镜像作用，检测控制模块103相应地控制流过晶体管M14的电流。

电流镜像模块104包括晶体管M13和M14，例如N型MOSFET。电流镜像模块104与输出镜像模块101的晶体管M1串联连接。即，晶体管M14的漏极和源极分别连接至晶体管M1的漏极和接地端。晶体管M13和M14的栅极彼此连接，源极共同连接至接地端GND。进一步地，晶体管M13的栅极与漏极直接连接。晶体管M13的漏极接收电流控制信号ICTRL。

输出控制模块105包括反相器I0，以及依次串联连接在供电端VCC和接地端GND之间的晶体管M12和M9。例如，晶体管M12和M9分别为P型MOSFET和N型MOSFET。晶体管M12的栅极接收启动信号START，晶体管M9的栅极接收下拉信号PULLDW。在晶体管M12和M9的中间节点产生第一输出信号。反相器I0的输入端接收下拉信号PULLDW，输出端产生上拉信号PULLUP。反相器I0的输出端连接到晶体管M12和M9的中间节点。该反相器I0作为用于产生上拉反相器。

输出模块106包括反相器I1至I3。反相器I1和I2反向并联连接，即反相器I1的输入端连接至反相器I2的输出端，反相器I1的输出端连接至反相器I2的输入端，从而组成寄存器电路。反相器I1的输入端连接至输出控制模块105的晶体管M12和M9的中间节点，因而，该寄存器电路用于缓存第一输出信号。反相器I3用于输出驱动。为此，反相器I3的输入端连接至反相器I1的输出端，输出端提供第二输出信号NEGPL。

图2示出根据本实用新型实施例的负电压检测电路的工作波形图。

在上述的电路模块工作期间，输出控制模块105的启动信号START从低电平变成高电平，晶体管M12从导通状态转变为断开状态，电路系统开始工作。

外部的负电压信号NEGP施加在检测模块102的晶体管M11的栅极上。在负电压的检测过程中，当负电压信号NEGP的绝对值逐渐增加时，晶体管M11导通，并且产生的下拉电流逐渐增加。相应地，节点DET的电压随着晶体管M11的下拉电流的增加而降低。

进一步地，输出镜像模块101的晶体管M0和M1的导通状态受到节点DET的电压的控制。在节点DET的电压较高的时候，晶体管M0和M1均断开，下拉信号PULLDW下拉至低电平。在节点DET的电压较低时，晶体管M0和M1均导通，下拉信号PULLDW上拉至高电平。

下拉信号PULLDW施加在输出控制模块105的晶体管M9的栅极和反相器I0的输入端。

在不存在下拉信号PULLDW时，输出控制模块105中的晶体管M12导通，晶体管M9断开。晶体管M11和M9的中间节点连接至供电端VCC，因而，第一输出信号和第二输出信号NEGPL均为高电平。

在存在下拉信号PULLDW时，输出控制模块105中的晶体管M12导通，如下文所述，晶体管M9可能在下拉信号PULLDW的控制下导通。在晶体管M9导通的情形下，晶体管M11和M9的中间节点连接至接地端GND，反相器I0的输出端也接地，因而，第一输出信号和第二输出信号NEGPL从高电平转换成低电平。

在负电压信号NEGP的绝对值逐渐增加的过程中，下拉信号PULLDW逐渐从低电平转换成高电平，晶体管M9导通，使得第一输出信号和第二输出信号NEGPL从高电平转换成低电平，如图2所示。

在负电压信号NEGP的绝对值逐渐减小的过程中，下拉信号PULLDW逐渐从高电平转换成低电平，晶体管M9断开，反相器I0的输出端提供第一输出信号，使得第一输出信号和第二输出信号NEGPL从低电平转换成高电平，如图2所示。

在上述的检测过程中，检测控制模块103通过控制流过电流镜像模块104的晶体管M13的电流，进一步控制晶体管M14的下拉强度，即控制下拉信号PULLDW的幅值。

根据本发明实施例的负电压检测电路，其中，采用检测模块中的晶体管对负电压进行采样，采用输出镜像模块将检测信号转换成下拉信号，采用监测控制模块103限制下拉深度，并且根据下拉信号产生检测输出信号。由于该负电压检测电路不需要使用电阻分压网络，因此可以减小系统功耗。此外，该负电压检测电路采用镜像电路隔离检测信号和检测输出信号，从而可以减少负电压信号的损耗，提高检测精度。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。

Claims (8)

1.一种负电压检测电路，其特征在于，包括：

检测模块，用于对负电压信号进行采样，以获得检测信号；

输出镜像模块，与检测模块相连接，用于将检测信号转换成下拉信号；

检测控制模块，用于产生电流控制信号；

电流镜像模块，分别与检测控制模块和输出镜像模块相连接，用于根据电流控制信号控制所述下拉信号的下拉强度；

输出控制模块，用于根据下拉信号产生第一输出信号；以及

输出模块，用于锁存和缓冲所述第一输出信号，以产生检测输出信号。

2.根据权利要求1所述的负电压检测电路，其特征在于，所述检测模块包括第一晶体管，所述第一晶体管的栅极接收所述负电压信号，源极和漏极分别提供所述检测信号和接地。

3.根据权利要求2所述的负电压检测电路，其特征在于，所述镜像模块包括互成镜像的第二晶体管和第三晶体管，

其中，所述第二晶体管的栅极与所述第三晶体管的栅极彼此连接，

所述第二晶体管的源极连接至供电端，漏极与栅极连接且进一步连接至所述第一晶体管的源极，

所述第三晶体管的源极连接至供电端，漏极提供所述下拉信号。

4.根据权利要求3所述的负电压检测电路，其特征在于，所述电流镜像模块包括互成镜像的第四晶体管和第五晶体管，

其中，所述第四晶体管的栅极与所述第五晶体管的栅极彼此连接，

所述第四晶体管的源极连接至接地端，漏极与栅极连接且进一步连接至所述检测控制模块，以接收所述电流控制信号，

所述第五晶体管的源极连接至接地端，漏极连接至所述第三晶体管的漏极。

5.根据权利要求1所述的负电压检测电路，其特征在于，所述输出控制信号包括串联连接在供电端和接地端之间的第六晶体管和第七晶体管，以及上拉反相器，

其中，第六晶体管的栅极接收所述下拉信号，

第七晶体管的栅极接收启动信号，

所述第六晶体管和所述第七晶体管的中间节点产生所述第一输出信号，

所述上拉反相器的输入端接收所述下拉信号，输出端连接至所述第六晶体管和所述第七晶体管的中间节点。

6.根据权利要求5所述的负电压检测电路，其特征在于，所述输出模块包括缓存电路和驱动电路。

7.根据权利要求6所述的负电压检测电路，其特征在于，所述缓存电路包括彼此反向并联的第一反相器和第二反相器，所述第一反相器的输入端连接至所述第六晶体管和所述第七晶体管的中间节点，所述第一反相器的输出端连接至所述驱动电路。

8.根据权利要求6所述的负电压检测电路，其特征在于，所述驱动电路包括第三反相器。