CN205721775U - 一种基于ARM Cortex-A7内核的嵌入式计算机主板 - Google Patents

Abstract

本实用新型公开了一种基于ARM Cortex‑A7内核的嵌入式计算机主板，其包括中央处理器，以及与中央处理器相连的电源模块、TTL转232电路、内存芯片、闪存芯片、第一以太网PHY芯片、第二以太网PHY芯片、带电可擦写可编程只读存储器、LCD总线隔离电路、USB集线器、第一三排芯数据接口和第二三排芯数据接口，所述第一三排芯数据接口和第二三排芯数据接口为2mm间距的3排插座且每排设有22芯，所述中央处理器与带电可擦写可编程只读存储器通过I2C总线连接。本实用新型合理地组织系统结构，使可用资源最多地在该嵌入式计算机主板上得到利用。

Description

一种基于ARM Cortex-A7内核的嵌入式计算机主板

技术领域

本实用新型涉及一种基于ARM Cortex-A7内核的嵌入式计算机主板，属于嵌入式计算机技术领域。

背景技术

NXP公司推出的i.MX 6UltraLite是基于ARM Cortex-A7内核的应用处理器，该芯片拥有众多的应用功能，但其仅有289个引脚，且有五分之二是电源，所以它引脚上的功能复用程度很高，用户如果直接使用i.MX 6UltraLite设计自己的嵌入式系统，往往无法合理地安排这些资源。比如作为系统启动配置的IO与显示接口是复用的，为了提高系统的可靠性就需要增加信号隔离电路。另外i.MX 6UltraLite虽然支持两路USB_OTG口，但在实际应用中，往往是使用1路USB_OTG作为调试口，还需要两路以上USB口外接键盘，鼠标，U盘等。

发明内容

为了克服上述的缺陷，合理地组织系统结构，使可用资源最多地得到利用，本实用新型提供了一种基于ARM Cortex-A7内核的嵌入式计算机主板。

本实用新型采取的技术方案是：一种基于ARM Cortex-A7内核的嵌入式计算机主板，其包括中央处理器、电源模块、TTL转232电路、闪存芯片、内存芯片、第一以太网PHY芯片、第二以太网PHY芯片、带电可擦写可编程只读存储器、LCD总线隔离电路、USB集线器、第一三排芯数据接口和第二三排芯数据接口，所述电源模块、TTL转232电路、内存芯片、闪存芯片、第一以太网PHY芯片、第二以太网PHY芯片、带电可擦写可编程只读存储器、LCD总线隔离电路、USB集线器分别与所述中央处理器连接，其中所述第一以太网PHY芯片、第二以太网PHY芯片和LCD总线隔离电路的信号输入端与中央处理器连接，信号输出端与所述第一三排芯数据接口连接，所述TTL转232电路的信号输入端与中央处理器连接，信号输出端与所述第二三排芯数据接口连接，所述第一三排芯数据接口和第二三排芯数据接口为2mm间距的3排插座，且每排设有22芯，所述中央处理器与带电可擦写可编程只读存储器之间通过I2C总线连接。

所述处理器的主频至少为528MHz，其设有电源管理单元、加密单元和复位单元。

所述中央处理器采用i.MX 6UltraLite中央处理器。

所述内存芯片为512MB的DDR3L内存芯片，闪存芯片为512MB的Nandflash。

所述USB集线器具有四路USB2.0 HOST口，其中一路或两路作为USB_OTG调试口。

所述计算机主板的外形尺寸为74*54mm。

所述USB集线器上连接有无线网卡芯片。

所述第一三排芯数据接口分为A列，B列，C列3排插座，各排的管脚定义为：

所述第二双三排芯数据接口分为D列，E列，F列3排插座，各排的管脚定义为：

本实用新型的有益效果是：合理地组织系统结构，使可用资源最多地在该嵌入式计算机主板上得到利用。

由于i.MX 6UltraLite的启动配置引脚与LCD显示接口是复用的，为了避免LCD接口上的信号影响系统启动，特别设计了LCD总线隔离电路。提高了系统的可靠性。同时考虑实际应用中的多USB口需求，通过USB HUB芯片扩展了四路USB2.0HOST口。

本实用新型的使用是以模块形式，通过板上的2组插座，同时实现ESM6800板卡的固定以及与应用主板的信号连接两个功能。

附图说明

图1是本实用新型的结构原理图。

图中：1-中央处理器，2-电源模块，3-TTL转232电路，4-闪存芯片，5-内存芯片，6-第一以太网PHY芯片，7-第二以太网PHY芯片，8-可擦写可编程只读存储器，9-LCD总线隔离电路，10-USB集线器，11-第一三排芯数据接口，12-第二三排芯数据接口。

具体实施方式

下面结合附图和具体实施例对本实用新型进行详细说明。

如图1所示，一种基于ARM Cortex-A7内核的嵌入式计算机主板，其包括中央处理器1、电源模块2、TTL转232电路3、闪存芯片4、内存芯片5、第一以太网PHY芯片6、第二以太网PHY芯片7、带电可擦写可编程只读存储器8、LCD总线隔离电路9、USB集线器10、第一三排芯数据接口11和第二三排芯数据接口12，所述电源模块2、TTL转232电路3、内存芯片5、闪存芯片4、第一以太网PHY芯片6、第二以太网PHY芯片7、带电可擦写可编程只读存储器8、LCD总线隔离电路9、USB集线器10分别与所述中央处理器1连接，其中所述第一以太网PHY芯片6、第二以太网PHY芯片7和LCD总线隔离电路9的信号输入端与中央处理器1连接，信号输出端与所述第一双针数据接口11连接，所述TTL转232电路3的信号输入端与中央处理器1连接，信号输出端与所述第三排芯针数据接口12连接，所述第一三排芯数据接口11和第三排芯针数据接口12为2mm间距的3排插座，且每排设有22芯，所述中央处理器1与带电可擦写可编程只读存储器8之间通过I2C总线连接。

本实用新型中，所述处理器的主频至少为528MHz，其设有电源管理单元、加密单元和复位单元。电源管理单元可以避免外接电源的复杂性，用以简化上电时序，加快开发环境配置。加密单元可以提供硬件安全特性，这种特性可以用来支持如电子商务、数字版权管理(DRM)、信息加密、动态DRAM加密、安全启动和安全软件下载等。另外，所述内存芯片为512MB的DDR3L内存芯片，闪存芯片为512MB的Nandflash。所述USB集线器具有四路USB2.0HOST口，其中一路或两路作为USB_OTG调试口。所述计算机主板的外形尺寸为74*54mm。所述USB集线器上连接有无线网卡芯片。(图中未显示)。

结构的描述：

以i.MX 6UltraLite为核心，利用固有的数据总线接口连接DDR3L，NANDFLASH，PHY，EEPROM。由于i.MX 6UltraLite的启动配置引脚与LCD显示接口是复用的，为了避免LCD接口上的信号影响系统启动，特别设计了LCD总线隔离电路。提高了系统的可靠性。考虑实际应用中的多USB口需求，通过USB HUB芯片扩展了四路USB2.0HOST口。

外形尺寸：

本实用新型嵌入式计算机主板采用紧凑型方式，外型尺寸为：74*54(mm)。

信号引脚：

ESM6800的使用是以模块形式，通过板上的2组插座，同时实现ESM6800板卡的固定以及与应用主板的信号连接两个功能。ESM6800的两组插座编号为CN1、CN2，为2组标准2mm间距3排插座(每排22芯，CN1、CN2各66芯)，CN1在计算机主板左边，CN2在计算机主板右边。

CN1各管脚的定义如下：

CN2各管脚的定义如下：

本实用新型未涉及部分均与现有技术相同或可采用现有技术加以实现。

Claims (7)

1.一种基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于：包括中央处理器、电源模块、TTL转232电路、内存芯片、闪存芯片、第一以太网PHY芯片、第二以太网PHY芯片、带电可擦写可编程只读存储器、LCD总线隔离电路、USB集线器、第一三排芯数据接口和第二三排芯数据接口，所述电源模块、TTL转232电路、内存芯片、闪存芯片、第一以太网PHY芯片、第二以太网PHY芯片、带电可擦写可编程只读存储器、LCD总线隔离电路、USB集线器、第一三排芯数据接口和第二三排芯数据接口分别与所述中央处理器连接，其中所述第一以太网PHY芯片、第二以太网PHY芯片和LCD总线隔离电路的信号输入端与中央处理器连接，信号输出端与所述第一双针数据接口连接，所述TTL转232电路的信号输入端与中央处理器连接，信号输出端与所述第二三排芯数据接口连接，所述第一三排芯数据接口和第二三排芯据接口为2mm间距的3排插座且每排设有22芯，所述中央处理器与带电可擦写可编程只读存储器通过I2C总线连接。

2.根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于：所述处理器的主频至少为528MHz，其设有电源管理单元、加密单元和复位单元。

3.根据权利要求1或2所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于：所述中央处理器采用i.MX 6UltraLite中央处理器。

4.根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于：所述内存芯片为512MB的DDR3L内存芯片，闪存芯片为512MB的Nandflash。

5.根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于：所述USB集线器具有四路USB2.0HOST口，其中一路或两路作为USB_OTG调试口。

6.根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于：该计算机主板的外形尺寸为74*54mm。

7.根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于：所述USB集线器上连接有无线网卡芯片。