CN205581855U

CN205581855U - 一种计算机总线的接口电路

Info

Publication number: CN205581855U
Application number: CN201620218066.2U
Authority: CN
Inventors: 尹双
Original assignee: Shandong Chaoyue Numerical Control Electronics Co Ltd
Current assignee: Shandong Chaoyue Numerical Control Electronics Co Ltd
Priority date: 2016-03-18
Filing date: 2016-03-18
Publication date: 2016-09-14
Anticipated expiration: 2026-03-18

Abstract

本实用新型公开了一种计算机总线的接口电路，数据输入端通过串联的第一电阻和第一电容连接至第一运放的正向输入端，第一电阻和第一电容之间通过第二电容接地，第一运放的正向输入端通过第二电阻接地，第一电阻和第一电容之间通过第三电阻连接至第一运放的输出端，第一运放的反向输入端通过第四电阻接地，第一运放的反向输入端通过第五电阻连接至第一运放的输出端，第一运放的输出端通过第六电阻连接至第一三极管的集电极，第一电阻和第一电容之间通过第七电阻连接至第一三极管的基极，第一三极管的集电极通过串联的第一二极管、第一电感和第十一电阻连接至数据输出端。本实用新型能够改进现有技术的不足，提高了总线数据传输的信噪比。

Description

一种计算机总线的接口电路

技术领域

本实用新型涉及计算机总线设计技术领域，尤其是一种计算机总线的接口电路。

背景技术

计算机总线在拓展外围设备时，总线的接口电路需要负担较大的输出电流。这就会给总线数据传输带来较大干扰。

实用新型内容

本实用新型要解决的技术问题是提供一种计算机总线的接口电路，能够解决现有技术的不足，提高了总线数据传输的信噪比。

为解决上述技术问题，本实用新型所采取的技术方案如下。

一种计算机总线的接口电路，数据输入端通过串联的第一电阻和第一电容连接至第一运放的正向输入端，第一电阻和第一电容之间通过第二电容接地，第一运放的正向输入端通过第二电阻接地，第一电阻和第一电容之间通过第三电阻连接至第一运放的输出端，第一运放的反向输入端通过第四电阻接地，第一运放的反向输入端通过第五电阻连接至第一运放的输出端，第一运放的输出端通过第六电阻连接至第一三极管的集电极，第一电阻和第一电容之间通过第七电阻连接至第一三极管的基极，第一三极管的发射极通过第八电阻连接至第二三极管的发射极，第二三极管的发射极通过串联的第三电容和第九电阻连接至第二三极管的基极，第二三极管的集电极通过串联的第十电阻和第四电容接地，第四电容的两端并联有稳压二极管，第一三极管的集电极通过串联的第一二极管、第一电感和第十一电阻连接至数据输出端，第一电感和第十一电阻之间通过串联的第五电容和第十二电阻接地，数据输出端通过第六电容接地，第三电容和第九电阻之间通过第七电容接地。

采用上述技术方案所带来的有益效果在于：第一运放对输入的数据信号进行过滤，第一三极管根据输入信号的波动上限值控制由第三电容、第九电阻和第六电容组成的二级滤波电路是否并入接口电路中，当第一三极管导通时，第二三极管进一步根据输入信号的强度控制由第十电阻、第四电容和稳压二极管组成的三级滤波电路是否并入接口电路中，滤波后的输出信号最后经过数据输出端前方的四级滤波电路过滤，最终输出数据信号。本实用新型通过设计多级可变的滤波电路结构，可以根据数据信号的具体情况进行具有针对性的滤波处理。

附图说明

图1是本实用新型一个具体实施方式的电路图。

图中：R1、第一电阻；R2、第二电阻管；R3、第三电阻；R4、第四电阻；R5、第五电阻；R6、第六电阻；R7、第七电阻；R8、第八电阻；R9、第九电阻；R10、第十电阻；R11、第十一电阻；R12、第十二电阻；C1、第一电容；C2、第二电容；C3、第三电容；C4、第四电容；C5、第五电容；C6、第六电容；C7、第七电容；L1、第一电感；Q1、第一三极管；Q2、第二三极管；A1、第一运放；ZD、稳压二极管；D1、第一二极管；IN、数据输入端；OUT、数据输出端。

具体实施方式

参照图1，本实用新型一个具体实施方式的数据输入端IN通过串联的第一电阻R1和第一电容C1连接至第一运放A1的正向输入端，第一电阻R1和第一电容C1之间通过第二电容C2接地，第一运放A1的正向输入端通过第二电阻R2接地，第一电阻R1和第一电容C1之间通过第三电阻R3连接至第一运放A1的输出端，第一运放A1的反向输入端通过第四电阻R4接地，第一运放A1的反向输入端通过第五电阻R5连接至第一运放A1的输出端，第一运放A1的输出端通过第六电阻R6连接至第一三极管Q1的集电极，第一电阻R1和第一电容C1之间通过第七电阻R7连接至第一三极管Q1的基极，第一三极管Q1的发射极通过第八电阻R8连接至第二三极管Q2的发射极，第二三极管Q2的发射极通过串联的第三电容C3和第九电阻R9连接至第二三极管Q2的基极，第二三极管Q2的集电极通过串联的第十电阻R10和第四电容C4接地，第四电容C4的两端并联有稳压二极管ZD，第一三极管Q1的集电极通过串联的第一二极管D1、第一电感L1和第十一电阻R11连接至数据输出端OUT，第一电感L1和第十一电阻R11之间通过串联的第五电容C5和第十二电阻R12接地，数据输出端OUT通过第六电容C6接地，第三电容C3和第九电阻R9之间通过第七电容C7接地。

其中，第一电阻R1为115kΩ、第二电阻R2为160kΩ、第三电阻R3为45kΩ、第四电阻R4为230kΩ，第五电阻R5为75kΩ，第六电阻R6为60kΩ，第七电阻R7为100kΩ，第八电阻R8为50kΩ，第九电阻R9为80kΩ，第十电阻R10为130kΩ，第十一电阻R11为55kΩ，第十二电阻R12为35kΩ。第一电容C1为210μF，第二电容C2为80μF，第三电容C3为155μF，第四电容C4为340μF，第五电容C5为100μF，第六电容C6为200μF，第七电容C7为125μF。第一电感L1为0.5mH。

本总线接口信号同时包括PCI信号、CPCI-E信号以及其它IO接口信号，根据信号的传输速率将各信号分类，分别选用满足该类信号传输速率要求的气密型连接器，并为各连接器的各引脚分配信号。主板和背板的主板插槽均遵循该标准设计，背板的外围扩展设备插槽仍遵循现有的CPCI和CPCI-E总线标准设计，按照上述方案设计的主板及背板所组成的计算机系统，在不需插接桥接板的情况下，可同时扩展CPCI总线和CPCI-E总线外围设备。

将总线中的信号分类，与现有的CPCI总线保持一致，将PCI信号分配至J1、J2连接器，连接器也与现有CPCI总线保持一致，J1采用A型25×5pin2mm密度的气密式针孔连接器，J2采用B型22×5pin2mm密度的气密式针孔连接器；将硬盘指示灯、硬盘销毁、系统复位、VGA、音频、串口、PS/2信号分配至J3连接器和J2连接器的剩余引脚，J3连接器采用B型19×5pin2mm密度的气密式针孔连接器；将PCI-E、网络、SATA、USB此类空速差分信号分配至XJ4、XJ5、XJ6连接器，连接器采用“高级差分结构”(ADF)的ERmet ZD连接器。

以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。

Claims

1. 一种计算机总线的接口电路，其特征在于：数据输入端（IN）通过串联的第一电阻（R1）和第一电容（C1）连接至第一运放（A1）的正向输入端，第一电阻（R1）和第一电容（C1）之间通过第二电容（C2）接地，第一运放（A1）的正向输入端通过第二电阻（R2）接地，第一电阻（R1）和第一电容（C1）之间通过第三电阻（R3）连接至第一运放（A1）的输出端，第一运放（A1）的反向输入端通过第四电阻（R4）接地，第一运放（A1）的反向输入端通过第五电阻（R5）连接至第一运放（A1）的输出端，第一运放（A1）的输出端通过第六电阻（R6）连接至第一三极管（Q1）的集电极，第一电阻（R1）和第一电容（C1）之间通过第七电阻（R7）连接至第一三极管（Q1）的基极，第一三极管（Q1）的发射极通过第八电阻（R8）连接至第二三极管（Q2）的发射极，第二三极管（Q2）的发射极通过串联的第三电容（C3）和第九电阻（R9）连接至第二三极管（Q2）的基极，第二三极管（Q2）的集电极通过串联的第十电阻（R10）和第四电容（C4）接地，第四电容（C4）的两端并联有稳压二极管（ZD），第一三极管（Q1）的集电极通过串联的第一二极管（D1）、第一电感（L1）和第十一电阻（R11）连接至数据输出端（OUT），第一电感（L1）和第十一电阻（R11）之间通过串联的第五电容（C5）和第十二电阻（R12）接地，数据输出端（OUT）通过第六电容（C6）接地，第三电容（C3）和第九电阻（R9）之间通过第七电容（C7）接地。