CN205509882U - 基于mos管的整流电路 - Google Patents

基于mos管的整流电路 Download PDF

Info

Publication number
CN205509882U
CN205509882U CN201620277807.4U CN201620277807U CN205509882U CN 205509882 U CN205509882 U CN 205509882U CN 201620277807 U CN201620277807 U CN 201620277807U CN 205509882 U CN205509882 U CN 205509882U
Authority
CN
China
Prior art keywords
semiconductor
oxide
electric capacity
metal
synchronous rectification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620277807.4U
Other languages
English (en)
Inventor
薛苏
宋昌林
陈方春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Huiyuan Optical Communications Co Ltd
Original Assignee
Sichuan Huiyuan Optical Communications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Huiyuan Optical Communications Co Ltd filed Critical Sichuan Huiyuan Optical Communications Co Ltd
Priority to CN201620277807.4U priority Critical patent/CN205509882U/zh
Application granted granted Critical
Publication of CN205509882U publication Critical patent/CN205509882U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本实用新型公开了一种基于MOS管的整流电路,至少包括电容C5、四个MOS管QN1~QN4和四个同步整流芯片U1~U4,在正半周时,电流通过第一交流电输入端L1、MOS管QN1、电容C5、MOS管QN4和第二交流电输入端L2构成回路,在负半周时,电流通过第二交流电输入端L2、MOS管QN2、电容C5、MOS管QN3和第一交流电输入端L1构成回路。本实用新型采用MOS管代替二极管做整流电路,能大幅度地提升整流效率,减小整流过程中的导通损耗,提高电路的稳定度和寿命。

Description

基于MOS管的整流电路
技术领域
本实用新型涉及交流整流电路领域,特别是涉及一种基于MOS管的单相、两相、三相交流整流电路。
背景技术
大多数电路中,一般都是利用整流桥来对两相、三相交流电进行整流,如图1所示,才传统整流电路的工作原理为:交流电源通过整流桥或者4个二极管组成的整流电路(原理一样),交流电源L1接D1的阳极和D2的阴极,L2接D3的阳极和D4的阳极。D1和D3的阴极接EC1正极,D2和D4的阳极接EC1负极。EC1进行储能和滤波。当L1为正半周时,电流(红色箭头)从D1对EC1充电,再由D4回到L2。当L2为正半周时,电流(绿色箭头)从D3对EC1充电,再由D2回到L1。
现有技术的最大缺点是:当输入平均电流较大时,二极管损失功率较大。
例如,输入平均电流为5A,假设二极管D1压降0.4V ,那么半个周期内,D1和D4损失功率是5A×0.4V*2=4W。导致的后果是:
1)浪费4W的功率;
2)整流桥或整流二极管发热严重,需要很大的散热器;
3)大大降低系统供电使用效率及系统可靠性。
实用新型内容
本实用新型的目的在于克服现有技术的不足,提出一种基于MOS管的整流电路,采用MOS管来代替传统的二极管,能有效减小整流过程中的导通损耗。
本实用新型的目的是通过以下技术方案来实现的:基于MOS管的整流电路,至少包括电容C5、四个MOS管QN1~QN4和四个同步整流芯片U1~U4,在正半周时,电流通过第一交流电输入端L1、MOS管QN1、电容C5、MOS管QN4和第二交流电输入端L2构成回路,在负半周时,电流通过第二交流电输入端L2、MOS管QN2、电容C5、MOS管QN3和第一交流电输入端L1构成回路。
MOS管QN1的源极和栅极均与第一交流电输入端L1连接,MOS管QN1的漏极分别与同步整流芯片U1的同步计时输入端SRS、MOS管QN2的漏极、同步整流芯片U2的同步计时输入端SRS和电容C5连接,电容C5的另一端与地对接,MOS管QN1的栅极还与同步整流芯片U1的驱动端DRI连接。
MOS管QN2的源极和栅极均与第二交流电输入端L2连接,MOS管QN2的栅极还与同步整流芯片U2的驱动端DRI连接。
MOS管QN3的漏极和同步整流芯片U3的同步计时输入端SRS均与第一交流电输入端L1连接,MOS管QN3的栅极与同步整流芯片U3的驱动端DRI连接。
MOS管QN4的漏极和同步整流芯片U4的同步计时输入端SRS均与第二交流电输入端L2连接,MOS管QN4的栅极与同步整流芯片U4的驱动端DRI连接。
MOS管QN3及MOS管QN4的源极和栅极均与地对接。
在上述技术方案上,进一步的,所述同步整流芯片U1的同步计时输入端SRS通过电容C1与其接地端GND连接,且同步整流芯片U1的接地端GND与第一交流电输入端L1连接;所述同步整流芯片U2的同步计时输入端SRS通过电容C3与其接地端GND连接,且同步整流芯片U2的接地端GND与第二交流电输入端L2连接;所述同步整流芯片U3的同步计时输入端SRS通过电容C7与其接地端GND连接,且同步整流芯片U3的接地端GND与地对接;所述同步整流芯片U4的同步计时输入端SRS通过电容C6与其接地端GND连接,且同步整流芯片U3的接地端GND与地对接。
在上述技术方案上,进一步的,所述电容C1、电容C3、电容C6和电容C7的取值随频率变化而反向变化,即频率增加,容值减小。
在上述任一技术方案上,进一步的,本实用新型还包括与同步整流芯片U1连接的第一自举电路和与同步整流芯片U2连接的第二自举电路。
其中,所述第一自举电路包括二极管D1、电阻R2和电容C2,所述二极管D1的正极与工作电源连接,二极管D1的负极依次通过电阻R2和电容C2与第一交流电输入端L1连接,且电阻R2和电容C2之间还与同步整流芯片U1的电源端VCC连接。
所述第二自举电路包括二极管D2、电阻R4和电容C4,所述二极管D2的正极与工作电源连接,二极管D2的负极依次通过电阻R4和电容C4与第二交流电输入端L2连接,且电阻R4和电容C4之间还与同步整流芯片U2的电源端VCC连接。
在上述任一技术方案上,进一步的,所述同步整流芯片U3的电源端VCC通过电阻R11与工作电源连接,还通过电容C8与地对接。
在上述任一技术方案上,进一步的,所述同步整流芯片U4的电源端VCC通过电阻R12与工作电源连接,还通过电容C9与地对接。
本实用新型的有益效果是:本实用新型采用MOS管代替二极管做整流电路,能大幅度地提升整流效率,减小整流过程中的导通损耗,提高电路的稳定度和寿命。
附图说明
图1为现有技术中的整流电路;
图2为本实用新型所提出的整流电路。
具体实施方式
下面结合附图进一步详细描述本实用新型的技术方案,但本实用新型的保护范围不局限于以下所述。
如图2所示,该实施例描述了一种基于MOS管的整流电路,其至少包括电容C5、四个MOS管QN1~QN4和四个同步整流芯片U1~U4。
其中,MOS管QN1的源极和栅极均与第一交流电输入端L1连接,MOS管QN1的漏极分别与同步整流芯片U1的同步计时输入端SRS、MOS管QN2的漏极、同步整流芯片U2的同步计时输入端SRS和电容C5连接,电容C5的另一端与地对接,MOS管QN1的栅极还与同步整流芯片U1的驱动端DRI连接。
MOS管QN2的源极和栅极均与第二交流电输入端L2连接,MOS管QN2的栅极还与同步整流芯片U2的驱动端DRI连接。
MOS管QN3的漏极和同步整流芯片U3的同步计时输入端SRS均与第一交流电输入端L1连接,MOS管QN3的栅极与同步整流芯片U3的驱动端DRI连接。
MOS管QN4的漏极和同步整流芯片U4的同步计时输入端SRS均与第二交流电输入端L2连接,MOS管QN4的栅极与同步整流芯片U4的驱动端DRI连接。
MOS管QN3及MOS管QN4的源极和栅极均与地对接。
在上述技术方案上,进一步的,所述同步整流芯片U1的同步计时输入端SRS通过电容C1与其接地端GND连接,且同步整流芯片U1的接地端GND与第一交流电输入端L1连接;所述同步整流芯片U2的同步计时输入端SRS通过电容C3与其接地端GND连接,且同步整流芯片U2的接地端GND与第二交流电输入端L2连接;所述同步整流芯片U3的同步计时输入端SRS通过电容C7与其接地端GND连接,且同步整流芯片U3的接地端GND与地对接;所述同步整流芯片U4的同步计时输入端SRS通过电容C6与其接地端GND连接,且同步整流芯片U3的接地端GND与地对接。
在上述技术方案上,进一步的,所述电容C1、电容C3、电容C6和电容C7的取值随频率变化而反向变化,即频率增加,容值减小。
在上述任一技术方案上,进一步的,本实用新型还包括与同步整流芯片U1连接的第一自举电路和与同步整流芯片U2连接的第二自举电路。
其中,所述第一自举电路包括二极管D1、电阻R2和电容C2,所述二极管D1的正极与工作电源连接,二极管D1的负极依次通过电阻R2和电容C2与第一交流电输入端L1连接,且电阻R2和电容C2之间还与同步整流芯片U1的电源端VCC连接。
所述第二自举电路包括二极管D2、电阻R4和电容C4,所述二极管D2的正极与工作电源连接,二极管D2的负极依次通过电阻R4和电容C4与第二交流电输入端L2连接,且电阻R4和电容C4之间还与同步整流芯片U2的电源端VCC连接。
在上述任一技术方案上,进一步的,所述同步整流芯片U3的电源端VCC通过电阻R11与工作电源连接,还通过电容C8与地对接。
在上述任一技术方案上,进一步的,所述同步整流芯片U4的电源端VCC通过电阻R12与工作电源连接,还通过电容C9与地对接。
本实用新型中,用四颗NMOS替代图1中的四颗二极管,其中,MOS管可采用IPP076N12N3G元器件,同步整流芯片U1~U4均可采用TEA1792TS芯片,TEA1792TS芯片结构简单,只有4个引脚需要外接电路,便于进行小体积封装。
当L1为正半周时,刚开始电流通过MOS管QN1、电容C5和MOS管QN4构成回路,对电容C5充电。当L2为正半周时,刚开始电流通过MOS管QN2、电容C5和MOS管QN3构成回路,对电容C5充电。
由于一般NMOS管的导通电压为1V左右,当同步整流芯片检测到其SRS端的电压小于GND端的电压0.22V时,其DRI端输出高电平,驱动NMOS管导通。当同步整流芯片检测到SRS端的电压小于GND端的电压0.012V时,其DRI端输出低电平。
依然以输入平均电流为5A为例。由于MOS管QN1、MOS管QN2、同步整流芯片U1及同步整流芯片U2是浮地设计,因此需要用二极管D1、二极管D2、电容C2及电容C4构成自举电路。电容C2和电容C4的容量可选择10uF左右,以保证在一个工作周期内,同步整流芯片的工作电源的电压不会降到UVLO以下。此刻的损耗为5A*5A*0.01*2=0.5W。远远小于之前的4W,这样,本发明就实现了高效率的交流两相、三相整流。
如上参照附图以示例的方式描述了根据本实用新型的基于MOS管的整流电路。但是,本领域技术人员应当理解,对于上述本实用新型所提出的基于MOS管的整流电路,还可以在不脱离本实用新型内容的基础上做出各种改进,或者对其中部分技术特征进行等同替换,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。因此,本实用新型的保护范围应当由所附的权利要求书的内容确定。

Claims (8)

1.基于MOS管的整流电路,其特征在于:至少包括电容C5、四个MOS管QN1~QN4和四个同步整流芯片U1~U4;
MOS管QN1的源极和栅极均与第一交流电输入端L1连接,MOS管QN1的漏极分别与同步整流芯片U1的同步计时输入端SRS、MOS管QN2的漏极、同步整流芯片U2的同步计时输入端SRS和电容C5连接,电容C5的另一端与地对接,MOS管QN1的栅极还与同步整流芯片U1的驱动端DRI连接;
MOS管QN2的源极和栅极均与第二交流电输入端L2连接,MOS管QN2的栅极还与同步整流芯片U2的驱动端DRI连接;
MOS管QN3的漏极和同步整流芯片U3的同步计时输入端SRS均与第一交流电输入端L1连接,MOS管QN3的栅极与同步整流芯片U3的驱动端DRI连接;
MOS管QN4的漏极和同步整流芯片U4的同步计时输入端SRS均与第二交流电输入端L2连接,MOS管QN4的栅极与同步整流芯片U4的驱动端DRI连接;
MOS管QN3及MOS管QN4的源极和栅极均与地对接。
2.根据权利要求1所述的基于MOS管的整流电路,其特征在于:
所述同步整流芯片U1的同步计时输入端SRS通过电容C1与其接地端GND连接,且同步整流芯片U1的接地端GND与第一交流电输入端L1连接;
所述同步整流芯片U2的同步计时输入端SRS通过电容C3与其接地端GND连接,且同步整流芯片U2的接地端GND与第二交流电输入端L2连接;
所述同步整流芯片U3的同步计时输入端SRS通过电容C7与其接地端GND连接,且同步整流芯片U3的接地端GND与地对接;
所述同步整流芯片U4的同步计时输入端SRS通过电容C6与其接地端GND连接,且同步整流芯片U3的接地端GND与地对接。
3.根据权利要求1或2所述的基于MOS管的整流电路,其特征在于:还包括与同步整流芯片U1连接的第一自举电路和与同步整流芯片U2连接的第二自举电路。
4.根据权利要求3所述的基于MOS管的整流电路,其特征在于:所述第一自举电路包括二极管D1、电阻R2和电容C2,所述二极管D1的正极与工作电源连接,二极管D1的负极依次通过电阻R2和电容C2与第一交流电输入端L1连接,且电阻R2和电容C2之间还与同步整流芯片U1的电源端VCC连接。
5.根据权利要求3所述的基于MOS管的整流电路,其特征在于:所述第二自举电路包括二极管D2、电阻R4和电容C4,所述二极管D2的正极与工作电源连接,二极管D2的负极依次通过电阻R4和电容C4与第二交流电输入端L2连接,且电阻R4和电容C4之间还与同步整流芯片U2的电源端VCC连接。
6.根据权利要求3所述的基于MOS管的整流电路,其特征在于:所述同步整流芯片U3的电源端VCC通过电阻R11与工作电源连接,还通过电容C8与地对接。
7.根据权利要求3所述的基于MOS管的整流电路,其特征在于:所述同步整流芯片U4的电源端VCC通过电阻R12与工作电源连接,还通过电容C9与地对接。
8.根据权利要求2所述的基于MOS管的整流电路,其特征在于:所述电容C1、电容C3、电容C6和电容C7的取值随频率变化而反向变化。
CN201620277807.4U 2016-04-06 2016-04-06 基于mos管的整流电路 Active CN205509882U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620277807.4U CN205509882U (zh) 2016-04-06 2016-04-06 基于mos管的整流电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620277807.4U CN205509882U (zh) 2016-04-06 2016-04-06 基于mos管的整流电路

Publications (1)

Publication Number Publication Date
CN205509882U true CN205509882U (zh) 2016-08-24

Family

ID=56736126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620277807.4U Active CN205509882U (zh) 2016-04-06 2016-04-06 基于mos管的整流电路

Country Status (1)

Country Link
CN (1) CN205509882U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106849701A (zh) * 2017-03-30 2017-06-13 四川汇源光通信有限公司 一种交流输入mos整流驱动电路及单元模块电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106849701A (zh) * 2017-03-30 2017-06-13 四川汇源光通信有限公司 一种交流输入mos整流驱动电路及单元模块电路

Similar Documents

Publication Publication Date Title
CN105790614B (zh) 一种无桥pfc开关电源电路
CN108736702A (zh) 图腾柱无桥pfc电路、电源转换装置及空调器
CN205610494U (zh) 一种无桥pfc开关电源电路
CN102751861A (zh) 一种无桥功率因数校正电路
CN103107728A (zh) 电压电流混源型并网逆变器拓扑
CN106533144B (zh) 防反接及电流反灌电路
CN106487207B (zh) 一种功率变换电路的控制方法及装置
CN1874133A (zh) 全波桥式同步整流电路
CN104953859A (zh) 一种同步二极管
CN205509882U (zh) 基于mos管的整流电路
CN100561816C (zh) 突波电流抑制电路及使用其的电源供应装置
CN208820752U (zh) 一种超低开通压降单向开关电路
CN207459989U (zh) 一种超宽电压辅助电源pwm芯片的启动电路
CN207625441U (zh) 一种抗过压、欠压浪涌的软启动电路
CN107370354B (zh) 一种交流输入电流浪涌抑制系统
CN106533218B (zh) 一种三相整流电路及驱动控制方法
CN106911262B (zh) 双向变换电路和双向变换器
CN209562425U (zh) 一种阻容降压控制电源电路
CN204089581U (zh) 高压主功率电源的滤波电路和空调器的电源输入电路
CN206024164U (zh) 一种led线性驱动系统
CN204481708U (zh) 一种高压功率管及电源模块
CN206498338U (zh) 改进型开关电源输入电路
CN204761573U (zh) 一种新型led电视反激电路
CN205304637U (zh) 一种通信电源同步整流电路
CN204068740U (zh) 一种开关电源模块同步整流驱动电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant