CN205304744U

CN205304744U - 一种GaN功率管数字栅极偏置电路

Info

Publication number: CN205304744U
Application number: CN201521129048.9U
Authority: CN
Inventors: 韩持宗; 吴志坚
Original assignee: Sunwave Communications Co Ltd
Current assignee: Sunwave Communications Co Ltd
Priority date: 2015-12-30
Filing date: 2015-12-30
Publication date: 2016-06-08
Anticipated expiration: 2025-12-30

Abstract

本实用新型公开了一种GaN功率管数字栅极偏置电路，包括电源芯片U1，DAC芯片U2，三个场效应晶体管U3、U4、U7，漏极MOS管U5，运算放大器U6，单刀双掷开关U8以及电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12；电源芯片U1、场效应晶体管U3、场效应晶体管U4、漏极MOS管U5和电阻R1、R2、R3、R4、R5构成漏极延时电路。本实用新型的有益效果是：可实现给GaN功率管栅极提供负压偏置，并保证栅压先上电2毫秒后漏压才能接通，保护GaN功率管不会因为栅压过高而烧毁，同时能够实现功率管的开关。

Description

一种GaN功率管数字栅极偏置电路

技术领域

本实用新型涉及移动通信领域，更具体说，它涉及一种GaN功率管数字栅极偏置电路。

背景技术

在无线通信系统中，射频功率放大器是整个无线信号传输的关键器件，它的作用是将直流电源提供的功率转化为射频功率传输出去。功放模块的效率和带宽是衡量功率放大器性能的最重要的参数之一。当前随着通信技术的发展，用于移动通信信号带宽越来越宽，这就要求功率管的频段不断向高频发展。

GaNHEMT器件因为其截止频率高，效率高，带宽宽越来越受到人们的重视。但是和LDMOS不同，GaNHEMT需要负栅压偏置，如果在未上栅压或者栅压为0而漏压正常的情况下，哪怕1ms的时间也足够让GaN功率管烧毁。随着数字技术的发展，功率管通过数字方式实现栅压控制已经成为主流。

本实用新型的内容是使用数字方式设置栅压并能通过数字方式控制功放打开和关断，同时通过硬件电路实现GaN功率管的上电时序，保证只有在栅压已经提供的情况下，漏压延时至少2ms才能加到GaN功率管漏极，从而保护功率管。

实用新型内容

本实用新型的目的是克服现有技术中的不足，而提供一种GaN功率管数字栅极偏置电路。

本实用新型的目的是通过以下技术方案实现的。这种GaN功率管数字栅极偏置电路，包括：电源芯片U1，DAC芯片U2，三个场效应晶体管U3、U4、U7，漏极MOS管U5，运算放大器U6，单刀双掷开关U8以及电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12；其中，电源芯片U1、DAC芯片U2、运算放大器U6、场效应晶体管U7、单刀双掷开关U8和电阻R6、R7、R8、R9、R10、R11、R12构成栅极供电电路，其中DAC芯片U2、场效应晶体管U7、单刀双掷开关U8和电阻R7、R8、R9、R10构成栅极开关电路；电源芯片U1、场效应晶体管U3、场效应晶体管U4、漏极MOS管U5和电阻R1、R2、R3、R4、R5构成漏极延时电路。

漏极偏置电路中，通过电阻R1与场效应晶体管U3栅极相连，场效应晶体管U3源极接地，场效应晶体管U3漏极通过上拉电阻R2连接+5V，同时场效应晶体管U3漏极通过电阻R3与场效应晶体管U4栅极相连，场效应晶体管U4源级接地，场效应晶体管U4通过电阻R4、R5连接到48V，漏极MOS管U5源级接48V，漏极MOS管U5漏极输出接VDD，漏极MOS管U5栅极连接电阻R4、R5共用端；栅极供电电路中，电源芯片U1输入接+5V，输出为-4V，电源芯片U1同时提供功能脚电阻R6一端与电源芯片U1输出-4V相连，另外一端接运算放大器U6同相输入端，同时栅极开关电路的输出端也接到运算放大器U6同相输入端构成加法器，运算放大器U6反相输入端与电阻R11、R12相连提供放大电路，电源芯片U1输出端给功率管提供负压栅极偏置Vgs；栅极开关电路中，DAC芯片U2接收到数字信号输出模拟信号Vgs_DA给电阻R7,电阻R7另外一端接单刀双掷开关U8的A端口，输出D端口接电阻R10，电阻R10另外一端接运算放大器U6的同相输入端，单刀双掷开关U8另外一个输入端B端口接电源芯片U1输出的-4V,端口接U1的输出端功放开关信号Vgs_on接电阻R9，R9另外一端接场效应晶体管U7栅极，场效应晶体管U7源级接地，漏极通过上拉电阻R8与+5V相连；场效应晶体管U7漏极接单刀双掷开关U8芯片的IN端用于控制单刀双掷开关U8开关。

本实用新型的有益效果是：可实现给GaN功率管栅极提供负压偏置，并保证栅压先上电2毫秒后漏压才能接通，保护GaN功率管不会因为栅压过高而烧毁，同时能够实现功率管的开关。

附图说明

图1是本实用新型的GaN功率管数字栅极偏置电路。

具体实施方式

下面结合附图和实施例对本实用新型做进一步描述。

本实用新型所述的这种GaN功率管数字栅极偏置电路,包括包括：电源芯片U1，DAC芯片U2，三个场效应晶体管U3、U4、U7，漏极MOS管U5，运算放大器U6，单刀双掷开关U8以及电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12。其中，电源芯片U1、DAC芯片U2、运算放大器U6、场效应晶体管U7、单刀双掷开关U8和电阻R6、R7、R8、R9、R10、R11、R12构成栅极供电电路，其中DAC芯片U2、场效应晶体管U7、单刀双掷开关U8和电阻R7、R8、R9、R10构成栅极开关电路；电源芯片U1、场效应晶体管U3、场效应晶体管U4、漏极MOS管U5和电阻R1、R2、R3、R4、R5构成漏极延时电路。

其中，漏极偏置电路中，通过电阻R1与场效应晶体管U3栅极相连，场效应晶体管U3源极接地，场效应晶体管U3漏极通过上拉电阻R2连接+5V，同时场效应晶体管U3漏极通过电阻R3与场效应晶体管U4栅极相连，场效应晶体管U4源级接地，场效应晶体管U4通过电阻R4、R5连接到48V，漏极MOS管U5源级接48V，漏极MOS管U5漏极输出接VDD，漏极MOS管U5栅极连接电阻R4、R5共用端；栅极供电电路中，电源芯片U1输入接+5V，输出为-4V，电源芯片U1同时提供功能脚电阻R6一端与电源芯片U1输出-4V相连，另外一端接运算放大器U6同相输入端，同时栅极开关电路的输出端也接到运算放大器U6同相输入端构成加法器，运算放大器U6反相输入端与电阻R11、R12相连提供放大电路，电源芯片U1输出端给功率管提供负压栅极偏置Vgs；栅极开关电路中，DAC芯片U2接收到数字信号输出模拟信号Vgs_DA给电阻R7,电阻R7另外一端接单刀双掷开关U8的A端口，输出D端口接电阻R10，电阻R10另外一端接运算放大器U6的同相输入端，单刀双掷开关U8另外一个输入端B端口接电源芯片U1输出的-4V,端口接U1的输出端功放开关信号Vgs_on接电阻R9，R9另外一端接场效应晶体管U7栅极，场效应晶体管U7源级接地，漏极通过上拉电阻R8与+5V相连。场效应晶体管U7漏极接单刀双掷开关U8芯片的IN端用于控制单刀双掷开关U8开关。

(1)48V上电瞬间，漏极MOS管U5截止，VDD＝0；电源芯片U1未启动，Vgs＝0,功率管处于未上电状态。

(2)+5V上电后,此时电源芯片U1输入+5V，输出-4V从0开始逐渐降低到-4V。在-4V输出电压从0V下降到-3.8V时，输出高电平5V。在输出-3.8V时,电源芯片U1导通，VGS已经产生负的电压。但是此时DAC芯片U2导通，场效应晶体管U4截止，漏极MOS管U5截止。VDD＝0，此时栅压已经开始正常供负电压，此时为5V栅极开关电路全部关断。

(3)当电源芯片U1输出电压小于-3.8V并逐步向-4V靠拢的时候，输出低电平，此时栅极负电压正常提供，场效应晶体管U3截止，场效应晶体管U4和漏极MOS管U5导通，VDD＝48V。无论栅极开关电路工作与否，此时栅极电压已经为负压。

(4)栅极开关电路。DAC芯片U2接收到数字信号输入，产生模拟输出信号Vgs_DA，此时单刀双掷开关U8电源已经供电正常，输入低电平。开关导向收到IN脚控制。当Vgs_on输入低电平，也就是说需要关断功率管时，场效应晶体管U7关断，IN端输入高电平，此时单刀双掷开关U8开关打向B，这样运算放大器U6同相输入端为-4V，Vgs<-4V，功率管截止。当Vgs_on输入高电平，也就是说需要打开功率管时，场效应晶体管U7导通，IN端输入低电平，此时单刀双掷开关U8开关打向A，此时Vgs_DA和-4V通过电阻R6、R10、R11、R12和运算放大器U6构成同相加法放大电路，进而通过控制Vgs_DA来控制功率管的栅压使之导通。

最后说明的是，以上优选实施例仅用以说明本实用新型的技术方案而非限制，尽管通过上述优选实施例已经对本实用新型进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本实用新型权利要求书所限定的范围。

Claims

1.一种GaN功率管数字栅极偏置电路，其特征在于：包括：电源芯片U1，DAC芯片U2，三个场效应晶体管U3、U4、U7，漏极MOS管U5，运算放大器U6，单刀双掷开关U8以及电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12；其中，电源芯片U1、DAC芯片U2、运算放大器U6、场效应晶体管U7、单刀双掷开关U8和电阻R6、R7、R8、R9、R10、R11、R12构成栅极供电电路，其中DAC芯片U2、场效应晶体管U7、单刀双掷开关U8和电阻R7、R8、R9、R10构成栅极开关电路；电源芯片U1、场效应晶体管U3、场效应晶体管U4、漏极MOS管U5和电阻R1、R2、R3、R4、R5构成漏极延时电路。

2.根据权利要求1所述的GaN功率管数字栅极偏置电路，其特征在于：漏极偏置电路中，通过电阻R1与场效应晶体管U3栅极相连，场效应晶体管U3源极接地，场效应晶体管U3漏极通过上拉电阻R2连接+5V，同时场效应晶体管U3漏极通过电阻R3与场效应晶体管U4栅极相连，场效应晶体管U4源级接地，场效应晶体管U4通过电阻R4、R5连接到48V，漏极MOS管U5源级接48V，漏极MOS管U5漏极输出接VDD，漏极MOS管U5栅极连接电阻R4、R5共用端；栅极供电电路中，电源芯片U1输入接+5V，输出为-4V，电源芯片U1同时提供功能脚电阻R6一端与电源芯片U1输出-4V相连，另外一端接运算放大器U6同相输入端，同时栅极开关电路的输出端也接到运算放大器U6同相输入端构成加法器，运算放大器U6反相输入端与电阻R11、R12相连提供放大电路，电源芯片U1输出端给功率管提供负压栅极偏置Vgs；栅极开关电路中，DAC芯片U2接收到数字信号输出模拟信号Vgs_DA给电阻R7,电阻R7另外一端接单刀双掷开关U8的A端口，输出D端口接电阻R10，电阻R10另外一端接运算放大器U6的同相输入端，单刀双掷开关U8另外一个输入端B端口接电源芯片U1输出的-4V,端口接U1的输出端功放开关信号Vgs_on接电阻R9，R9另外一端接场效应晶体管U7栅极，场效应晶体管U7源级接地，漏极通过上拉电阻R8与+5V相连；场效应晶体管U7漏极接单刀双掷开关U8芯片的IN端用于控制单刀双掷开关U8开关。