CN205282100U - 一种微控制器 - Google Patents

Abstract

本实用新型涉及芯片技术领域，提供了一种微控制器，旨在解决现有技术中芯片烧录效率低的问题。所述微控制器包括：烧录控制模块、静态存储器和目标存储器；所述静态存储器和所述目标存储器均与所述烧录控制模块电性连接；所述烧录控制模块，用于接收烧录设备发送的待烧录的数据包，并将所述数据包缓存在所述静态存储器中，以及将所述静态存储器中缓存的所述数据包，按照预置的烧录单位烧录在所述目标存储器中。本实用新型以数据包为单位在烧录设备与微控制器之间进行传输，通过将数据包保存到微控制器的静态存储器中，并对缓存在静态存储器中的数据包按照预置的烧录单位进行烧录，从而有效的提高了烧录效率。

Description

一种微控制器

技术领域

本实用新型涉及芯片技术领域，尤其涉及一种微控制器。

背景技术

将用户应用程序写入微控制器的目标存储器，例如非挥发性存储介质中，这一过程通常被称为“烧录”。在烧录过程中，如何快速高效且可靠地将用户程序烧录到微控制器中，对控制生产成本和可靠性来说非常重要。

目前，将用户程序数据烧录至微控制器的常用方法是以一字节为单位来进行烧录。当微控制器通过串行通信接口接收到烧录设备发送的一字节数据后，启动内部烧录模块，将此一字节数据烧录到目标存储器中。待成功烧录完一字节数据后，再接收下一字节的数据进行烧录。如此重复，直至所有程序数据烧录完成后，再通过串行通信接口将所烧录的数据逐一字节读取到微控制器外部进行校验，检查烧录是否正确。

由于烧录设备在发送完一个字节后，需要等待该字节烧录完成后才能进行下一个字节的发送，因此传输效率不高，导致烧录效率相对较低。

实用新型内容

本实用新型的目的在于提供一种微控制器，旨在解决现有技术中芯片烧录效率低的问题。

本实用新型的第一方面，提供一种微控制器，所述微控制器包括：

烧录控制模块、静态存储器和目标存储器；

所述静态存储器和所述目标存储器均与所述烧录控制模块电性连接；

所述烧录控制模块，用于

接收烧录设备发送的待烧录的数据包，并将所述数据包缓存在所述静态存储器中，以及

将所述静态存储器中缓存的所述数据包，按照预置的烧录单位烧录在所述目标存储器中。

本实用新型与现有技术相比存在的有益效果是：本实用新型以数据包为单位在烧录设备与微控制器之间进行传输，通过将数据包保存到微控制器的静态存储器中，并对缓存在静态存储器中的数据包按照预置的烧录单位进行烧录，从而有效的提高了烧录效率。

附图说明

图1是本实用新型实施例一提供的芯片烧录的方法的流程图；

图2是本实用新型实施例二提供的芯片烧录的方法的流程图；

图3是本实用新型实施例三提供的芯片烧录的装置的组成示意图；

图4是本实用新型实施例四提供的芯片烧录的装置的组成示意图；

图5是本实用新型实施例五提供的微控制器的组成示意图；

图6是本实用新型实施例六提供的微控制器的组成示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

以下结合具体附图对本实用新型的实现进行详细的描述。

实施例一：

图1是本实用新型实施例一提供的芯片烧录的方法的流程图，具体包括步骤S101至S102，详述如下：

S101、微控制器接收烧录设备发送的待烧录的数据包，并将数据包缓存在微控制器的静态存储器中。

微控制器(MicrocontrollerUnit，MCU)是将微型计算机的主要部分集成在一个芯片上的单芯片微型计算机。微控制器的静态存储器可以是SRAM(StaticRandomAccessMemory，静态随机存取存储器)。

烧录设备可以将待烧录的数据包通过串行通信接口发送到微控制器，微控制器在接收到待烧录的数据包后，将该数据包缓存在芯片的静态存储器中。

具体地，待烧录的数据包的长度和格式由烧录设备和微控制器预先协商确定。优选地，每个数据包的数据长度可以为128字节。烧录设备在烧录前，将待烧录的整个文件按照预置的长度分割为多个数据包，然后将分割出的数据包逐一发送到微控制器，以备烧录。

S102、将静态存储器中缓存的数据包，按照预置的烧录单位烧录在目标存储器中。

微控制器从静态存储器中读取缓存的数据包，并产生目标存储器所需的烧录时序，将数据包的数据以预置的烧录单位烧录至目标存储器中。

具体地，目标存储器可以是非挥发性存储介质存储器，例如OTP(OneTimeProgrammable，一次性可编程)、MTP(MultipleTimeProgrammable，多次可编程)和FLASH等。预置的烧录单位可以为1字节。

需要说明的是，数据包的接收和数据包的烧录可以是按照流水线的方式来进行的，即接收当前数据包的同时，将上一数据包按照预置的烧录单位烧录至目标存储器。通过这样的处理方式，可以进一步提高烧录效率。

本实施例中，以数据包为单位在烧录设备与微控制器之间进行传输，通过将数据包保存到微控制器的静态存储器中，并对缓存在静态存储器中的数据包按照预置的烧录单位进行烧录，从而有效的提高了烧录效率。

实施例二：

图2是本实用新型实施例二提供的芯片烧录的方法的流程图，具体包括步骤S201至S204，详述如下：

S201、微控制器接收烧录设备发送的待烧录的数据包，并将数据包缓存在微控制器的静态存储器的第一存储区和第二存储区中。

微控制器(MicrocontrollerUnit，MCU)是将微型计算机的主要部分集成在一个芯片上的单芯片微型计算机。微控制器的静态存储器可以是SRAM(StaticRandomAccessMemory，静态随机存取存储器)。

具体地，烧录设备将待烧录的数据包通过串行通信接口发送到微控制器，待烧录的数据包的长度和格式由烧录设备和微控制器预先协商确定。

烧录设备在烧录前，将待烧录的整个文件按照预置的长度分割为多个数据包，然后将分割出的数据包逐一发送到微控制器，以备烧录。

优选地，数据包可以由包头、数据和包校验字组成。其中包头由1字节的数据包开始标识(例如0x1b)和1字节的包序号组成；数据长度为128字节，分成4个32字节排在包头后面，微控制器每收到32字节的数据后可以向烧录设备发送确认位(Acknowledge)，表示数据已收到；128字节的数据后为包校验字，包校验字的长度为2字节，用于数据包的传输校验。

微控制器接收到烧录设备发送的待烧录的数据包后，对数据包的包头进行解析，根据包头中的包序号选择相应的地址将数据缓存在SRAM中。

具体地，包序号为奇数的数据包被保存到SRAM的预置的第一存储区，例如SRAM的bank0区，包序号为偶数的数据包被保存到SRAM的预置的第二存储区，例如SRAM的bank1区。

需要说明的是，微控制器接收烧录设备发送的待烧录的数据包和将数据包缓存到SRAM可以是并行的。缓存到SRAM可以按预置的缓存单位进行，预置的缓存单位可以为1字节。

S202、对接收的数据包进行传输校验。

传输校验用于验证微控制器所接收到的数据包是否出现传输错误。传输校验可通过数据包的包校验字完成。

优选地，可以根据包校验字对数据包进行奇偶校验，包校验字为将数据包的数据按照奇偶校验的规则产生的校验信息。

奇偶校验是根据被传输的一组二进制代码的数位中“1”的个数是奇数或偶数来进行校验，采用奇数的称为奇校验，反之，称为偶校验，具体采用奇校验还是偶校验是预先规定好的。具体地，通过包校验字使所接收的数据包的数据二进制代码的数位中“1”的个数为奇数或偶数，当接收到数据包时，若采用奇校验，则校验“1”的个数是否为奇数，若采用偶校验，则校验“1”的个数是否为偶数，从而判断数据包的传输过程是否发生错误。

当传输校验成功时，表示数据包在传输过程中没有发生错误，微控制器可以通过串行通信接口向烧录设备发送确认信息。优选地，该确认信息可以是确认位(Acknowledge)。烧录设备在接收到该确认信息后，通过串行通信接口向微控制器发送停止位(P)，表示当前传输结束，并启动下一个待烧录的数据包的发送。

当传输校验失败时，表示数据包在传输过程中发生了错误，微控制器可以通过串行通信接口向烧录设备发送非确认信息。优选地，该非确认信息可以是非确认位(NotAcknowledge)。烧录设备在接收到该非确认信息后，通过串行通信接口向微控制器发送停止位(P)，表示当前传输结束，并启动当前数据包的重传。

需要说明的是，微控制器在将数据包发送到静态存储器缓存的同时，会对同样的数据进行传输校验处理。因此，当数据包缓存完成后，数据包的传输校验也相应的完成，从而可以减少烧录的整体时间，提高烧录效率。

S203、将静态存储器中缓存的数据包，按照预置的烧录单位烧录在目标存储器中。

微控制器从静态存储器中读取缓存的数据包，并产生目标存储器所需的烧录时序，将数据包的数据以预置的烧录单位烧录至目标存储器中。

具体地，目标存储器可以是非挥发性存储介质存储器，例如OTP、MTP和FLASH等。预置的烧录单位可以为1字节。

需要说明的是，数据包的接收和数据包的烧录可以是按照流水线的方式来进行的，即接收当前数据包的同时，将上一数据包按照预置的烧录单位烧录至目标存储器。通过这样的处理方式，可以进一步提高烧录效率。

S204、读取烧录在目标存储器中的数据，并与缓存在静态存储器中的数据包进行烧录校验。

具体地，在当前数据包烧录完成后，微控制器将已烧录的当前数据包按照预置的字节单位从目标存储器中读出，并与静态存储器中缓存的数据进行逐一校对，并把校对成功的数据比特位从相应的静态存储器缓存中删除，若全部比特位校验通过，则数据包的烧录成功，否则烧录失败。当烧录失败时，微控制器会对缓存在静态存储器中的烧录失败的数据进行n次重新烧录，其中n可以由用户配置。如果n次烧录后烧录校验都不成功，则认为烧录失败。

微控制器在接收到烧录设备所发送的下一数据包的包头后，通过烧录状态位向烧录设备反馈当前数据包的烧录校验结果。优选地，烧录状态位的长度可以为2个比特位(Bit)，用00表示当前数据包烧录成功并且校验通过，用11表示当前数据包烧录后校验不通过，01和10保留。

由于现有技术在校验的时候，需要将烧录的数据逐一字节从芯片中读取到芯片外部，与烧录设备中存储的数据进行校验，而从烧录设备这一外部设备读取数据需要花费较长的时间，因此导致校验效率相对较低。本实施例的烧录校验不需要将烧录的数据读取到芯片外，直接在芯片内部与缓存在静态存储器中的数据进行校验，因此提高了校验效率。

另一方面，在现有技术中，当某一个字节校验失败时，需要重新执行对此字节的烧录即“写”操作，再通过串行通信接口将其“读”出校验，直至成功写入，因而使目标存储器频繁的在“写”模式和“读”模式之间进行切换，由于“写”模式需要加上编程高压，“读”模式则关闭编程高压，因此频繁的开关切换增加了芯片由于编程高压而受损的机率。本实施例中由微控制器控制编程高压(Vp)的使能信号(VPEN)的打开和关闭，当烧录数据包的时候，将VPEN打开，当对数据包进行烧录校验的时候，将VPEN关闭，从而降低编程高压的开关切换频率，降低编程高压对芯片造成损害的机率。

本实施例中，以数据包为单位在烧录设备与微控制器之间进行传输，通过将数据包保存到微控制器的静态存储器中，并对缓存在静态存储器中的数据包按照预置的烧录单位进行烧录，同时数据包的接收与数据包的烧录按照流水线的方式进行，从而有效的提高了烧录效率；通过在芯片内部与缓存在静态存储器中的数据进行烧录校验，不需要将烧录数据读取到芯片外部进行校验，因此提高了校验效率；在烧录和校验过程中，仅在烧录数据包的时候打开编程高压，在校验数据包的时候关闭编程高压，从而避免了编程高压开关的频繁切换，降低了芯片由于编程高压而受损的机率；通过传输校验避免数据包在传输过程中可能出现的错误，从而减少错误烧录造成的废弃率。

实施例三：

图3是本实用新型实施例三提供的芯片烧录的装置的组成示意图，为了便于说明，仅示出了与本实用新型实施例相关的部分。图3示例的用于芯片烧录的装置可以是前述实施例一提供的用于芯片烧录的方法的执行主体，其可以是微控制器或者微控制器中的一个功能模块。图3示例的用于芯片烧录的装置主要包括：缓存模块31和烧录模块32，各功能模块详细说明如下：

缓存模块31，用于接收烧录设备发送的待烧录的数据包，并将数据包缓存在所述微控制器的静态存储器中；

烧录模块32，用于将静态存储器中缓存的数据包，按照预置的烧录单位烧录在目标存储器中。

本实施例中的芯片烧录的装置中，各模块实现各自功能的过程，参见前述图1所示实施例的描述，此处不再赘述。

从上述图3示例的用于芯片烧录的装置可知，本实施例中，以数据包为单位在烧录设备与微控制器之间进行传输，通过将数据包保存到微控制器的静态存储器中，并对缓存在静态存储器中的数据包按照预置的烧录单位进行烧录，从而有效的提高了烧录效率。

实施例四：

图4是本实用新型实施例四提供的芯片烧录的装置的组成示意图，为了便于说明，仅示出了与本实用新型实施例相关的部分。图4示例的用于芯片烧录的装置可以是前述实施例二提供的用于芯片烧录的方法的执行主体，其可以是微控制器或者微控制器中的一个功能模块。图4示例的用于芯片烧录的装置主要包括：缓存模块41、烧录模块42、烧录校验模块43和传输校验模块44，各功能模块详细说明如下：

缓存模块41，用于接收烧录设备发送的待烧录的数据包，并将数据包缓存在所述微控制器的静态存储器中；

烧录模块42，用于将静态存储器中缓存的数据包，按照预置的烧录单位烧录在目标存储器中；

烧录校验模块43，用于读取烧录在目标存储器中的数据，并与缓存在静态存储器中的数据包进行烧录校验；

传输校验模块44，用于对接收的数据包进行传输校验，当传输校验成功时，向烧录设备发送确认信息，使得烧录设备发送待烧录的下一个数据包，当传输校验失败时，向烧录设备发送非确认信息，使得所述烧录设备重传所述数据包。

具体地，数据包中包含包序号，缓存模块41包括：

第一缓存子模块411，用于若数据包的包序号为奇数，则将数据包缓存在微控制器的静态存储器的第一存储区；

第二缓存子模块412，用于若数据包的包序号为偶数，则将数据包缓存在微控制器的静态存储器的第二存储区。

具体地，数据包中包含包校验字，传输校验模块44，还用于根据所述包校验字对所述数据包进行奇偶校验。

本实施例中的芯片烧录的装置中，各模块实现各自功能的过程，参见前述图2所示实施例的描述，此处不再赘述。

从上述图4示例的用于芯片烧录的装置可知，本实施例中，以数据包为单位在烧录设备与微控制器之间进行传输，通过将数据包保存到微控制器的静态存储器中，并对缓存在静态存储器中的数据包按照预置的烧录单位进行烧录，同时数据包的接收与数据包的烧录按照流水线的方式进行，从而有效的提高了烧录效率；通过在芯片内部与缓存在静态存储器中的数据进行烧录校验，不需要将烧录数据读取到芯片外部进行校验，因此提高了校验效率；在烧录和校验过程中，仅在烧录数据包的时候打开编程高压，在校验数据包的时候关闭编程高压，从而避免了编程高压开关的频繁切换，降低了芯片由于编程高压而受损的机率；通过传输校验避免数据包在传输过程中可能出现的错误，从而减少错误烧录造成的废弃率。

实施例五：

图5是本实用新型实施例五提供的微控制器的组成示意图，为了便于说明，仅示出了与本实用新型实施例相关的部分。图5示例的微控制器可以是前述实施例一提供的用于芯片烧录的方法的执行主体。图5示例的微控制器包括：烧录控制模块51、静态存储器52和目标存储器53。

静态存储器52和目标存储器53均与烧录控制模块51电性连接。

烧录控制模块51，用于接收烧录设备发送的待烧录的数据包，并将数据包缓存在微控制器的静态存储器52中，以及将静态存储器52中缓存的数据包，按照预置的烧录单位烧录在目标存储器53中。

本实施例中的微控制器中，各部分实现各自功能的过程，参见前述图1所示实施例的描述，此处不再赘述。

从上述图5示例的微控制器可知，本实施例中，以数据包为单位在烧录设备与微控制器之间进行传输，通过将数据包保存到微控制器的静态存储器中，并对缓存在静态存储器中的数据包按照预置的烧录单位进行烧录，从而有效的提高了烧录效率。

实施例六：

图6是本实用新型实施例六提供的微控制器的组成示意图，为了便于说明，仅示出了与本实用新型实施例相关的部分。图6示例的微控制器可以是前述实施例二提供的用于芯片烧录的方法的执行主体。图6示例的微控制器包括：烧录控制模块61、静态存储器62、目标存储器63和传输校验模块64。

静态存储器62、目标存储器63和传输校验模块64均与烧录控制模块61电性连接。

烧录控制模块61，用于接收烧录设备发送的待烧录的数据包，并将数据包缓存在微控制器的静态存储器62中，以及将静态存储器62中缓存的数据包，按照预置的烧录单位烧录在目标存储器63中。

具体地，数据包中包含包序号，静态存储器62包括第一存储区621和第二存储区622，烧录控制模块61，还用于若数据包的包序号为奇数，则将数据包缓存在微控制器的静态存储器的第一存储区621，以及若数据包的包序号为偶数，则将数据包缓存在微控制器的静态存储器的第二存储区621。

烧录控制模块61，还用于读取烧录在目标存储器63中的数据，并与缓存在静态存储器62中的数据包进行烧录校验。

烧录控制模块61控制编程高压(Vp)的使能信号(VPEN)的打开和关闭，当烧录数据包的时候，将VPEN打开，当对数据包进行烧录校验的时候，将VPEN关闭，从而降低编程高压的开关切换频率，降低编程高压对芯片造成损害的机率。

传输校验模块64包括：校验字寄存器641、累加校验寄存器642、校验字节计数器643、第一比较器644以及第二比较器645。

校验字寄存器641和累加校验寄存器642均与第二比较器645电性连接；

校验字节计数器643与第一比较器644电性连接；

第一比较器644与第二比较器645电性连接。

累加校验寄存器642，用于从烧录控制模块61接收数据包的数据，将该数据累加到累加校验寄存器642的缓存值中，同时触发校验字节计数器643累加计数；

第一比较器644，用于比较校验字节计数器643的值与数据包的数据量，当校验字节计数器643的值与数据包的数据量相同时，驱动第二比较器645进行传输校验；

第二比较器645，用于比较累加校验寄存器642的缓存值与校验字寄存器641的值进行传输校验，当累加校验寄存器642的缓存值与校验字寄存器641的值相同时，传输校验成功，将传输校验成功的结果发送到烧录控制模块61，通知烧录控制模块61向烧录设备发送确认信息，使得烧录设备发送待烧录的下一个数据包，当累加校验寄存器642的缓存值与校验字寄存器641的值不相同时，传输校验失败，通知烧录控制模块61向烧录设备发送非确认信息，使得烧录设备重传所述数据包。

具体地，传输校验模块64进行传输校验的过程详细说明如下：

数据包的传输校验与数据包缓存至静态存储器62的第一存储区621和第二存储区622是并行的。烧录控制模块61通过串行通信接口接收到烧录设备发送的数据包后，将数据包的数据(wdata)发送至静态存储器62缓存的同时，也将同样的数据wdata发送至传输校验模块64。

当需要缓存的数据(wdata)准备好的时候，写使能信号(wen)被置为有效，此时烧录控制模块61将wdata缓存到静态存储器62的第一存储区621或第二存储区622对应的存储地址(waddr)，同时wen也作为传输校验模块64的输入使能信号(enable)。当wen信号有效时，传输校验模块64将会触发累加校验动作，将wdata与累加校验寄存器642的缓存值进行累加运算，累加的结果更新到累加校验寄存器642中，同时触发校验字节计数器643进行加1的动作，累加计数的结果更新到校验字节计数器643中。以数据包的数据为128字节为例，当整个数据包的数据全部存储到静态存储器62时，校验字节计数器643的值为128，此时第一比较器644输出有效使能信号(cmp_enable)驱动第二比较器645，使第二比较器645对累加校验寄存器642的缓存值与校验字寄存器641的值进行比较，若累加校验寄存器642的缓存值与校验字寄存器641的值相等，则传输校验成功，否则传输校验失败。

第二比较器645将传输校验的结果(vrf_result)反馈到烧录控制模块61，烧录控制模块61根据数据包的传输校验的结果进行相应的操作。如果传输校验成功，则向烧录设备发送确认信息，使得烧录设备发送待烧录的下一个数据包，如果传输校验失败，则向烧录设备发送非确认信息，使得烧录设备启动数据包重传。

本实施例中的微控制器中，各部分实现各自功能的过程，参见前述图2所示实施例的描述，此处不再赘述。

从上述图6示例的微控制器可知，本实施例中，以数据包为单位在烧录设备与微控制器之间进行传输，通过将数据包保存到微控制器的静态存储器中，并对缓存在静态存储器中的数据包按照预置的烧录单位进行烧录，同时数据包的接收与数据包的烧录按照流水线的方式进行，从而有效的提高了烧录效率；通过在芯片内部与缓存在静态存储器中的数据进行烧录校验，不需要将烧录数据读取到芯片外部进行校验，因此提高了校验效率；在烧录和校验过程中，仅在烧录数据包的时候打开编程高压，在校验数据包的时候关闭编程高压，从而避免了编程高压开关的频繁切换，降低了芯片由于编程高压而受损的机率；通过传输校验避免数据包在传输过程中可能出现的错误，从而减少错误烧录造成的废弃率。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每一个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同或者相似的部分互相参见即可。对于装置类和系统类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

值得注意的是，上述装置实施例中，所包括的各个模块和单元只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能模块和单元的具体名称也只是为了便于相互区分，并不用于限制本实用新型的保护范围。

本领域普通技术人员可以理解，实现上述各实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，相应的程序可以存储于一计算机可读取存储介质中，所述的存储介质，如ROM/RAM、磁盘或光盘等。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种微控制器，其特征在于，所述微控制器包括：

烧录控制模块、静态存储器和目标存储器；

所述静态存储器和所述目标存储器均与所述烧录控制模块电性连接；

所述烧录控制模块，用于

接收烧录设备发送的待烧录的数据包，并将所述数据包缓存在所述静态存储器中，以及

将所述静态存储器中缓存的所述数据包，按照预置的烧录单位烧录在所述目标存储器中。

2.根据权利要求1所述的微控制器，其特征在于，所述数据包中包含包序号，所述静态存储器包括第一存储区和第二存储区，

所述烧录控制模块，还用于

若所述数据包的包序号为奇数，则将所述数据包缓存在所述微控制器的静态存储器的第一存储区，以及

若所述数据包的包序号为偶数，则将所述数据包缓存在所述微控制器的静态存储器的第二存储区。

3.根据权利要求1或2所述的微处理器，其特征在于，所述烧录控制模块，还用于读取烧录在所述目标存储器中的数据，并与缓存在所述静态存储器中的所述数据包进行烧录校验。

4.根据权利要求1或2所述的微处理器，其特征在于，所述装置还包括：与所述烧录控制模块电性连接的传输校验模块，所述传输校验模块包括：校验字寄存器、累加校验寄存器、校验字节计数器、第一比较器以及第二比较器；

所述校验字寄存器和所述累加校验寄存器均与所述第二比较器电性连接；

所述校验字节计数器与所述第一比较器电性连接；

所述第一比较器与所述第二比较器电性连接；

所述累加校验寄存器，用于从所述烧录控制模块接收所述数据包的数据，将所述数据累加到所述累加校验寄存器的缓存值中，同时触发所述校验字节计数器累加计数；

所述第一比较器，用于比较所述校验字节计数器的值与所述数据包的数据量，当所述校验字节计数器的值与所述数据包的数据量相同时，驱动所述第二比较器进行传输校验；

所述第二比较器，用于

比较所述累加校验寄存器的所述缓存值与所述校验字寄存器的值进行传输校验，

当所述累加校验寄存器的所述缓存值与所述校验字寄存器的值相同时，传输校验成功，将所述传输校验成功的结果发送到所述烧录控制模块，通知所述烧录控制模块向所述烧录设备发送确认信息，使得所述烧录设备发送待烧录的下一个数据包，

当所述累加校验寄存器的所述缓存值与所述校验字寄存器的值不相同时，传输校验失败，通知所述烧录控制模块向所述烧录设备发送非确认信息，使得所述烧录设备重传所述数据包。

5.根据权利要求4所述的微处理器，其特征在于，所述数据包中包含包校验字，所述传输校验模块，还用于根据所述包校验字对所述数据包进行奇偶校验。