CN204991754U - 一种芯片级led封装支架、led拼板、芯片级led封装体及led板 - Google Patents
一种芯片级led封装支架、led拼板、芯片级led封装体及led板 Download PDFInfo
- Publication number
- CN204991754U CN204991754U CN201520534623.7U CN201520534623U CN204991754U CN 204991754 U CN204991754 U CN 204991754U CN 201520534623 U CN201520534623 U CN 201520534623U CN 204991754 U CN204991754 U CN 204991754U
- Authority
- CN
- China
- Prior art keywords
- electrode
- chip
- led
- support
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims description 14
- 239000003292 glue Substances 0.000 claims description 10
- 239000007787 solid Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 11
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000003086 colorant Substances 0.000 description 4
- 239000011324 bead Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- PLXMOAALOJOTIY-FPTXNFDTSA-N Aesculin Natural products OC[C@@H]1[C@@H](O)[C@H](O)[C@@H](O)[C@H](O)[C@H]1Oc2cc3C=CC(=O)Oc3cc2O PLXMOAALOJOTIY-FPTXNFDTSA-N 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000215 hyperchromic effect Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型涉及一种芯片级LED封装支架、LED拼板、芯片级LED封装体及LED板,芯片级LED封装体包括芯片级LED封装支架、LED芯片及覆盖在该支架与LED芯片上的保护胶,芯片级LED封装支架包括基底、金属电极及其延伸出的金属引脚,金属电极包括:第一电极、第二电极、第三电极、第四电极、第五电极,第一电极与其余金属电极分别有间距的相邻排布在基底上,第一电极与其余金属电极连接相反极性的电源,连接方式为一正四负或一负四正,设置多个金属电极的结构,实现多芯片的连接;在封装作业上,可根据芯片不同类型的需求,改变固晶和焊线的方式完成,支架通用性强;LED拼板由多个芯片级LED封装支架拼接而成;LED板由多个芯片级LED封装体拼接而成。
Description
技术领域
本实用新型涉及一种芯片级(chip型)LED封装支架、LED拼板、芯片级LED封装体及LED板。
背景技术
市场上现有LED显示屏都采有三种颜色的基本色的RGB(红、绿、蓝)芯片,通过组装成一个发光单元内,通过混色达到各种颜色,从而显示成各种效果,可以满足基本的显示要求,便不能实现更广宽的色域,而要达到更宽的色域或分辨率,必须在原基础上提供更多的基本色,而要达到更多的基本色,最为直接的要求是单个LED灯珠其本色的增加,在原来的基础上增加更多的基本色才能在组装成整块LED大屏时,才能提高整屏的色域,达到更好的显示效果。
RGB三原色与增色后效果分析:
多晶(说明:以下的多晶指同一个封装体内三个LED芯片以上)LED封装技术可以彻底推翻了现有LED彩色显示屏诞生以来所采用的红、绿、蓝三原色组合来表现色彩的显示方式,通过多色LED封装技术的组合,实现了高画面质量图像的广色域化和高精细化,还有助于大幅降低能源消耗。多色技术使普通三原色很难精确描绘的颜色得以准确表现。
所谓多晶技术,就是指在传统LED封装技术的RGB三原色基础上新增加了一个及多个芯片。如果将多晶LED封装技术生产的灯珠组装成的显示屏和传统的三色(RGB)显示屏对比,在原RGB的基础上增加了一个独立的芯片,而在传统的显示屏所用的灯珠中,它们则都只有RGB三种颜色芯片。
通过引入一个或以上独立的芯片,多晶LED的灯珠技术就让LED显示屏可以实现出更为广阔的色域,和更广宽的显示分辨率。采用该多晶LED灯珠技术生产的显示屏不仅可以更加生动地再现黄色、金色等各式各样只依靠传统RGB三原色技术难以真实再现的色彩,同时其它颜色被增强后,对各部颜色的的表现力也会起到很好的提升作用,并且也可通过增加一个红色,通过虚拟显示的方式,增加显示分辨率,从而达到更好的显示效果。
以下通过在原三芯片的基础上增加一个颜色进行示例说明:
如图1所示为RGB三芯片LED灯珠组成显示屏的在CIE(国际发光照明委员会)1931上显示的色域范围。
如图2所示为在原RGB三芯片基础上增加一个黄色之后,显示屏的显示色域增加明显,也就是显示的颜色范围也更多,更真实。
如图3所示为在原RGB三芯片基础上增加一个蓝绿色之后,显示屏的显示色域增加更多,也就是显示的颜色范围也更多,显示更真实。
对于LED封装体而言,技术升级的实际意义就是好像只是简单的加入了一个新颜色的发光二极管从而提升了色彩表现力,以准确还原各色颜色,效果,并且还能够拉伸各种颜色的色域,从而使得电子显示屏的的整体色域变得更加广阔。如黄色、蓝绿色和紫红色,为了显示更加明亮的画面,需要提升整个光源的亮度。通过光谱来看,有了黄色,这些中间色表现问题就能够得到解决,黄色的添加能够使色域更广,并且能够在同样的能耗下产生更加鲜艳明亮的图片色彩。
由于多了一个LED的加入,生产多晶技术产品的LED灯珠需要解决以下问题:LED支架结构的设计;封装体的设计;测试机台的改进。
中国发明专利CN201110365561揭示一种全彩SMDLED支架结构及其封装产品装置,该专利包括相互隔离之正极区域、蓝光负极区域、绿光负极区域以及红光负极区域,将RGB三种LED芯片分别固定在相应的金属电极区域内来完成RGB三色芯片的封装,但该专利揭示的内容只适用于三个芯片的封装,无法再加入一个芯片的安装,且固定金属电极对应固定的芯片,支架通用性弱。
发明内容
本实用新型所要解决的问题是提供一种可多个LED芯片进行封装,且通用性强的chip型LED封装支架及其该支架上进行封装的LED封装体。
为解决上述问题,本实用新型提供的一种chip型LED封装支架,包括:基底、金属电极及其延伸出的金属引脚,金属电极包括:第一电极、第二电极、第三电极、第四电极、第五电极,各金属电极有间距的排布在基底表面上,且第一电极与其余电极分别相邻排布,各金属电极沿基底的表面在其外围延伸出金属引脚,金属引脚经基底侧表面延伸至基底背面。
本实用新型的一种优选方案,第一电极、第二电极、第三电极、第四电极、第五电极分别至少延伸出一个金属引脚。
本实用新型的另一种优选方案,第一电极与其余金属电极连接相反极性的电源,连接方式为一正四负或一负四正。
本实用新型还提供一种LED拼板,包括多个chip型LED封装支架,多个chip型LED封装支架呈有间隙的阵列排布。
本实用新型还提供一种chip型LED封装体,包括chip型LED封装支架、LED芯片、覆盖在该支架和芯片上的保护胶,所述LED芯片包括:第一芯片、第二芯片、第三芯片、第四芯片,第一芯片正负电极分别连接相对应极性的第一电极与第二电极,第二芯片正负电极分别连接相对应极性的第一电极与第三电极,第三芯片正负电极分别连接相对应极性的第一电极与第四电极,第四芯片正负电极分别连接相对应极性的第一电极与第五电极,保护胶覆盖在支架和芯片上。
本实用新型还提供一种LED板,包括多个chip型LED封装体,多个chip型LED封装体呈有间隙的阵列排布,chip型LED封装体包括chip型LED封装支架、LED芯片、覆盖在该支架和芯片上的保护胶,所述LED芯片包括:第一芯片、第二芯片、第三芯片、第四芯片,第一芯片正负电极分别连接相对应极性的第一电极与第二电极,第二芯片正负电极分别连接相对应极性的第一电极与第三电极,第三芯片正负电极分别连接相对应极性的第一电极与第四电极,第四芯片正负电极分别连接相对应极性的第一电极与第五电极,保护胶覆盖在支架和芯片上。
通过本实用新型提供的内容,具有如下有益效果:设置多个金属电极的结构,实现多芯片的连接;在封装作业上,可根据芯片不同类型的需求,改变固晶和焊线的方式完成,支架通用性强。
附图说明
图1所示为RGB三色在CIE1931上的显色色域图;
图2所示为RGB三色加入黄色(Y)在CIE1931上的显色色域图;
图3所示为RGB三色加入蓝绿后在CIE1931上的显色色域图;
图4(a)所示为本实用新型揭示的一种chip型LED封装俯视图;
图4(b)为图4(a)所示的电路连接示意图;
图5所示为图4(a)的侧面剖视图;
图6所示为本实用新型揭示另外一种chip型LED封装俯视图。
具体实施方式
为进一步说明各实施例,本发明提供有附图。这些附图为本发明揭露内容的一部分,其主要用以说明实施例,并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容,本领域普通技术人员应能理解其他可能的实施方式以及本发明的优点。图中的组件并未按比例绘制,而类似的组件符号通常用来表示类似的组件。
现结合附图和具体实施方式对本发明进一步说明。
本实用新型所要说明的是以chip型LED封装体为单元的呈阵列排布组成的LED板,为更好的说明,现以其中一个单元的方式来阐述。
参照图4(a)、图5所示,为本实用新型的一种优选方案,包括:chip型LED封装支架及LED芯片,支架包括:基板10、第一电极301、第二电极302、第三电极303、第四电极304、第五电极305、金属引脚50,LED芯片包括:红光芯片401、绿光芯片402、蓝光芯片403、黄光芯片404,还设有金属引线60、保护胶(未示出)。
本实施例中,红光芯片401、黄光芯片404为正负电极为芯片的相反面的异电极芯片,是依据磊晶的结构为基础,制作制程最简单、成本较低的芯片结构。
本实施例中,绿光芯片402、蓝光芯片403为正负电极为芯片的同一面的同电极芯片,是依据磊晶的结构为基础,制作制程最简单、成本较低的芯片结构。
第一电极301呈“L”字形,安装在绝缘基板10上,将其左右隔开,第一电极301绝缘基板10右侧延伸出两条金属引脚50,第一电极301右上方空余位置有间距的安装第二电极302,第二电极302在右侧延伸出一条金属引脚50,第三电极303、第四电极304、第五电极305分别有间距的安装在绝缘基板10左侧位置,并各延伸出一条金属引脚50,各金属引脚50经基底10侧表面延伸至基底10背面,第一电极301作为封装体的负极,第二电极302、第三电极303、第四电极304、第五电极305作为封装体的一个正极。
将红光芯片401的负电极与第一电极301连接并固定,芯片正极通过金属引线50连接第二电极302;绿光芯片402背对电极的一面固定第一电极301上,芯片正电极通过金属引线50连接第三电极303,芯片负电极通过金属引线50连接第一电极301;蓝光芯片403以绿光芯片402的方法固定在第一电极301上,芯片正负极分别通过金属引线50连接第四电极304和第一电极301;黄光芯片404的负电极与第一电极301连接并固定,芯片正极通过金属引线50连接第五电极305,各芯片连接完成后再将保护胶覆盖其上等后续工艺。各金属电极接通电源后,四个芯片呈并联连接。
各芯片在第一电极301上阵列排布,使芯片集中,各芯片光源组合更充分。
若如上所述实施例中,红、黄光芯片的发光面为电极负极方向,则将芯片正电极面(出光背面)与连接电源正极的金属电极连接并固定,芯片负电极面(出光面)通过金属引线50连接第一电极301即可;本实用新型提供的支架通用性强。
图4(b)为图4(a)所述的连接电路示意图。
以上所述的封装体作为一个单元,所述每个单元阵列排布组成LED板,各个单元之间有间隙的排布,间隙填有绝缘材料20。
本实用新型还说明一种chip型LED拼板,chip型LED拼板是以如上所述的chip型LED封装支架为单元呈阵列排布组成。
图4(a)、图4(b)、图5分别揭示了本实用新型的一种优选方案,当然的,适用于本实用新型的方案不局限于上述方案,如图6所示不同的金属电极形状、不同的芯片封装方式,不同的电源连接方式(如一正四负连接),不同种类的芯片连接,绝缘材料的不同,以上均符合本实用新型的范围,并且,具体的金属电极的排布、LED芯片的连接是本领域技术人员可轻易掌握的,在此就不一一举例,符合本实用新型权利要求所述的内容,不论作何改变、修饰,均为本是实用新型的保护范围。
Claims (6)
1.一种芯片级LED封装支架,包括:基底、金属电极及其延伸出的金属引脚,其特征在于,金属电极包括:第一电极、第二电极、第三电极、第四电极、第五电极,各金属电极有间距的排布在基底表面上,且第一电极与其余电极分别相邻排布,各金属电极沿基底的表面在其外围延伸出金属引脚,金属引脚经基底侧表面延伸至基底背面。
2.根据权利要求1所述的芯片级LED封装支架,其特征在于:所述第一电极、第二电极、第三电极、第四电极、第五电极分别至少延伸出一个金属引脚。
3.根据权利要求1所述的芯片级LED封装支架,其特征在于:所述第一电极与其余金属电极连接相反极性的电源,连接方式为一正四负或一负四正。
4.一种LED拼板,包括多个如权利要求1至3任意一项所述的芯片级LED封装支架,多个所述的芯片级LED封装支架呈有间隙的阵列排布。
5.一种芯片级LED封装体,包括权利要求1至3任意一项所述的芯片级LED封装支架、LED芯片、覆盖在该支架和芯片上的保护胶,所述LED芯片包括:第一芯片、第二芯片、第三芯片、第四芯片,第一芯片正负电极分别连接相对应极性的第一电极与第二电极,第二芯片正负电极分别连接相对应极性的第一电极与第三电极,第三芯片正负电极分别连接相对应极性的第一电极与第四电极,第四芯片正负电极分别连接相对应极性的第一电极与第五电极,保护胶覆盖在支架和芯片上。
6.一种LED板,包括多个芯片级LED封装体,多个芯片级LED封装体呈有间隙的阵列排布,芯片级LED封装体包括权利要求1至3任意一项所述的芯片级LED封装支架、LED芯片、覆盖在该支架和芯片上的保护胶,所述LED芯片包括:第一芯片、第二芯片、第三芯片、第四芯片,第一芯片正负电极分别连接相对应极性的第一电极与第二电极,第二芯片正负电极分别连接相对应极性的第一电极与第三电极,第三芯片正负电极分别连接相对应极性的第一电极与第四电极,第四芯片正负电极分别连接相对应极性的第一电极与第五电极,保护胶覆盖在支架和芯片上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520534623.7U CN204991754U (zh) | 2015-07-22 | 2015-07-22 | 一种芯片级led封装支架、led拼板、芯片级led封装体及led板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520534623.7U CN204991754U (zh) | 2015-07-22 | 2015-07-22 | 一种芯片级led封装支架、led拼板、芯片级led封装体及led板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204991754U true CN204991754U (zh) | 2016-01-20 |
Family
ID=55126089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520534623.7U Expired - Fee Related CN204991754U (zh) | 2015-07-22 | 2015-07-22 | 一种芯片级led封装支架、led拼板、芯片级led封装体及led板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204991754U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107632455A (zh) * | 2017-07-31 | 2018-01-26 | 安徽芯瑞达科技股份有限公司 | 基于双芯片双电路连接led灯珠的侧入式背光源 |
-
2015
- 2015-07-22 CN CN201520534623.7U patent/CN204991754U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107632455A (zh) * | 2017-07-31 | 2018-01-26 | 安徽芯瑞达科技股份有限公司 | 基于双芯片双电路连接led灯珠的侧入式背光源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN208240676U (zh) | 一种四合一mini-LED模组及其显示屏 | |
CN103123950A (zh) | 一种led光源的封装结构及封装方法 | |
US20140009074A1 (en) | Led lamp string | |
CN204927335U (zh) | 一种led全彩显示阵列 | |
CN218586009U (zh) | 一种贴片式rgb加白光内置ic幻彩灯珠 | |
CN111106226A (zh) | 一种内封ic的led灯珠 | |
JP2008288412A (ja) | Led発光装置 | |
CN103824848B (zh) | Led显示屏及其制作方法 | |
CN201306688Y (zh) | 一种具有驱动机制的全彩led的封装结构 | |
CN203787424U (zh) | 一种led显示屏 | |
CN204991754U (zh) | 一种芯片级led封装支架、led拼板、芯片级led封装体及led板 | |
CN106463583B (zh) | 发光装置 | |
CN204991753U (zh) | 一种多晶top型led封装支架及多晶top型led封装体 | |
CN206098444U (zh) | 一种多晶led封装支架及多晶led封装体 | |
CN203205454U (zh) | 一种led光源的封装结构 | |
CN204991756U (zh) | 一种多晶led封装支架及多晶led封装体 | |
CN102496344A (zh) | 一种新型led数码管及其制作方法 | |
CN204991755U (zh) | 一种多晶led封装支架、三芯led封装体及四芯led封装体 | |
CN103886814B (zh) | 一种集成式led显示屏制作方法 | |
CN204885157U (zh) | 一种可调色led光源 | |
CN204809255U (zh) | 一种多晶led封装支架及其封装体 | |
CN204144254U (zh) | 全彩led封装结构 | |
CN109065530A (zh) | 一种六通道可编程控制的led | |
CN101004512A (zh) | 背光模块 | |
CN109411588A (zh) | 一种平行贴装led元件、透明显示屏模组及其生产方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 |