CN204761451U - 一种录放式无线信号阻断装置 - Google Patents

Abstract

本实用新型提供一种录放式无线信号阻断装置，包括依次连接的接收天线、低噪放、下变频模块、模数转换器、FPGA芯片、数模转换器、上变频模块、功率放大器及发射天线，大大降低硬件成本。

Description

一种录放式无线信号阻断装置

技术领域

本实用新型涉及一种录放式无线信号阻断装置。

背景技术

移动通信技术的迅速发展和广泛应用给人们的生活带来了极大地便利，但也带来许多安全隐患。通常情况下，人们需要手机通信来方便生活和交流，但在有些特定的时间和地点，需要限制手机通信以实现信息的保密或者限制非法的信息交互。在保密会议场所需要限制非授权的手机接入；在考场环境中，为了保证考试的公平性，需要屏蔽无线电信号，以阻止利用手机进行作弊的行为；在反恐领域，需要阻断手机通信以避免利用手机来遥控炸弹而进行的恐怖袭击。

传统方式无线信号屏蔽，采用单音信号在相应系统的下行频带内进行循环扫描，以达到恶化相应频段内下行信号的目的，以实现信号阻断，但在当前移动通信系统中存在较大缺陷，如在4G系统中由于采用多路子载波并发方案，该方案基本无法达到信号阻断效果。在2G、3G系统中，传统屏蔽器方案，也需要使屏蔽信号大于原始场强15～25dB才能达到信号阻断效果，整体信号阻断效果差，空间辐射大。

发明内容

本实用新型要解决的技术问题，在于提供一种录放式无线信号阻断装置。

本实用新型是这样实现的：一种录放式无线信号阻断装置，包括依次连接的接收天线、低噪放、下变频模块、模数转换器、FPGA芯片、数模转换器、上变频模块、功率放大器及发射天线。

进一步地，还包括一ARM控制主板，所述ARM控制主板分别连接至所述低噪放、下变频模块、模数转换器、FPGA芯片、数模转换器、上变频模块及功率放大器。

进一步地，还包括一存储模块，所述存储模块连接至所述FPGA芯片。

进一步地，还包括一CLOCK模块，所述CLOCK模块分别连接所述下变频模块、模数转换器、FPGA芯片、数模转换器及上变频模块。

进一步地，所述FPGA芯片包括一光口及网口。

本实用新型具有如下优点：本实用新型一种录放式无线信号阻断装置，本装置采用了信号录制存储技术方案，可以存储来源于不同源(如空间信号、专用信号源信号)的信号，因此在进行屏蔽装置设计时只需要在存储器中保存对应制式系统需要的干扰射频信号就可以用来信号屏蔽，可提取信号源种类多，存储操作方式灵活，而无需复杂的电路来产生各种系统干扰信号，这样大大降低了系统实现复杂度，同时大大降低了装置的硬件实现成本；通过更新所存储信号类型就可以很好的应对由于系统制式变化而引起的无法屏蔽的问题(如未来GSM系统将演进为LTE系统)。

附图说明

下面参照附图结合实施例对本实用新型作进一步的说明。

图1本实用新型的硬件原理框图。

具体实施方式

如图1所示，录放式无线信号阻断装置，包括依次连接的接收天线、低噪放、下变频模块、模数转换器、FPGA芯片、数模转换器、上变频模块、功率放大器及发射天线，还包括一ARM控制主板，所述ARM控制主板分别连接至所述低噪放、下变频模块、模数转换器、FPGA芯片、数模转换器、上变频模块及功率放大器，还包括一存储模块，所述存储模块连接至所述FPGA芯片，还包括一CLOCK模块，所述CLOCK模块分别连接所述下变频模块、模数转换器、FPGA芯片、数模转换器及上变频模块，所述FPGA芯片包括一光口及网口。

本实用新型录放式无线信号阻断装置的原理：

通过接收天线接收空间无线通信信号或将接收天线的天线口直接连接信号源获取输入信号，将得到的信号经过低噪放处理后发送给下变频模块；

下变频模块将接收到的信号进行下变频处理，之后发送给模数转换器，转化为数字信号并发送至FPGA芯片；

所述装置还包括一存储模块，若该数字信号中包含TDD系统信号，则解析出TDD系统的数字同步信号，并取得TDD同步时钟，之后FPGA芯片在同步信号的下行周期中采集由模数转换芯片送来的数字信号，并经处理后存储至存储模块，对于FDD信号则由FPGA芯片直接采集模数转换芯片送来的数字信号并处理后直接存储至存储模块，之后FPGA芯片根据TDD同步信号的下行信号周期读取存储模块中存储的TDD系统的数字干扰信息，对于FDD系统FPGA芯片直接循环读取数字干扰信号，最后FPGA芯片将读取到的数字干扰信号发送至模数转换器；若采集数字信号为TDD系统信号，获取该数字信号的TDD同步时钟，之后采集时按同步信号的下行信号周期对TDD系统信号进行采集，FPGA芯片将采集到的数字信号进行不同制式带宽的选频、滤波得到对应制式带宽的数字干扰信号，FPGA芯片将通过自带的信号抓取工具chipscope对得到的数字干扰信号进行抓取，将抓取的数字干扰信号存入存储模块；若采集的为FDD系统信号，则FPGA芯片将采集到的数字信号进行不同制式带宽的选频、滤波得到对应制式带宽的数字干扰信号，FPGA芯片将通过自带的信号抓取工具chipscope对得到的数字干扰信号进行抓取，将抓取的数字干扰信号存入存储模块；

数模转换器将数字干扰信号转化为模拟干扰信号，之后经过上变频模块的上变频处理，之后经过功率放大器放大之后由发射天线发射。

上述装置还包括一ARM控制主板，所述ARM控制主板用于所述低噪放、下变频模块、模数转换器、FPGA芯片、数模转换器、上变频模块及功率放大器的参数配置管理及状态监控。

所述装置还包括CLOCK模块，所述CLOCK模块为所述下变频模块、模数转换器、FPGA芯片、数模转换器及上变频模块提供时钟信号。

所述FPGA芯片包括一光口及网口，所述光口以及网口，用于更新程序以及存储器中的干扰信号。

其中涉及的软件部分是现有技术，不进行详细说明。

以上描述中所提的主要涉及公众移动通信网信号屏蔽方面的问题，但该技术也可应用于其它方式的无线通信信号的屏蔽。

以上描述中所提的内容主要在于信号屏蔽实现方法方面，在实际设备开发中可根据该装置低功耗的特点采用POE供电方式，也可以在装置中加入监控模块，实现设备的集中管控。

虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。

Claims (5)

1.一种录放式无线信号阻断装置，其特征在于：包括依次连接的接收天线、低噪放、下变频模块、模数转换器、FPGA芯片、数模转换器、上变频模块、功率放大器及发射天线。

2.如权利要求1所述的一种录放式无线信号阻断装置，其特征在于：还包括一ARM控制主板，所述ARM控制主板分别连接至所述低噪放、下变频模块、模数转换器、FPGA芯片、数模转换器、上变频模块及功率放大器。

3.如权利要求1所述的一种录放式无线信号阻断装置，其特征在于：还包括一存储模块，所述存储模块连接至所述FPGA芯片。

4.如权利要求1所述的一种录放式无线信号阻断装置，其特征在于：还包括一CLOCK模块，所述CLOCK模块分别连接所述下变频模块、模数转换器、FPGA芯片、数模转换器及上变频模块。

5.如权利要求1所述的一种录放式无线信号阻断装置，其特征在于：所述FPGA芯片包括一光口及网口。