CN204732399U - 一种利用金属硬度差优化管脚排布的封装件 - Google Patents

一种利用金属硬度差优化管脚排布的封装件 Download PDF

Info

Publication number
CN204732399U
CN204732399U CN201520257652.3U CN201520257652U CN204732399U CN 204732399 U CN204732399 U CN 204732399U CN 201520257652 U CN201520257652 U CN 201520257652U CN 204732399 U CN204732399 U CN 204732399U
Authority
CN
China
Prior art keywords
metal
metal layer
chip
packaging part
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520257652.3U
Other languages
English (en)
Inventor
郭秋卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201520257652.3U priority Critical patent/CN204732399U/zh
Application granted granted Critical
Publication of CN204732399U publication Critical patent/CN204732399U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种利用金属硬度差优化管脚排布的封装件，所述封装件主要由第一金属层、第二金属层、芯片、第一金属线、第二金属线、塑封体组成，所述第一金属层材料的硬度比第二金属层的硬度大。该实用新型具有成本低，管脚位置和排布更灵活的特点。

Description

一种利用金属硬度差优化管脚排布的封装件
技术领域
本实用新型属于集成电路封装技术领域，具体涉及一种利用金属硬度差优化管脚排布的封装件。
背景技术
目前，传统QFN框架利用铜材正反面不同图形腐蚀得到牢靠引脚的框架结构，其塑封还需要贴膜，存在成本较高的缺点。
实用新型内容
为了克服上述现有技术存在的问题，本实用新型提供了一种利用金属硬度差优化管脚排布的封装件，其通过金属层之间的硬度差，调整塑封过程的压强适合，在塑封时使得硬度软的金属层变形内陷，这样形成的结构可以保证引脚牢靠，排布灵活。
一种利用金属硬度差优化管脚排布的封装件，所述封装件主要由第一金属层、第二金属层、芯片、第一金属线、第二金属线、塑封体组成，所述第一金属层和第二金属层连接，第一金属层和第二金属层组成的联合金属层分为相互分离的左中右三段，所述芯片与联合金属层中间段的第一金属层连接，第一金属线连接芯片与联合金属层中间段的第一金属层，第二金属线连接芯片与联合金属层左段、右段的第一金属层，塑封体包围第一金属层、第二金属层、芯片、第一金属线、第二金属线。
所述第一金属层的材料为银、铜、镍、钯、金或者其复合金属，其硬度较第二金属层大。
所述第二金属层的材料为锡、锌、铝或者其复合金属。
一种利用金属硬度差优化管脚排布的封装件的制造方法，所述方  法的具体步骤如下：
第一步，框架制作，依次连接第一金属层、第二金属层、第三金属层，将第一金属层和第二金属层组成的联合金属层分为相互分离的左中右三段；
第二步，装片，联合金属层中间段的第一金属层与芯片连接，第一金属线连接芯片与联合金属层中间段的第一金属层；
第三步，打线，第二金属线连接芯片与联合金属层左段、右段的第一金属层；
第四步，塑封，塑封体包围第一金属层、第二金属层、芯片、第一金属线、第二金属线；
第五步，去除第三金属层；
第六步，切割整条产品形成单个单元。
其中，所述第一金属层材料的硬度比第二金属层的硬度大。
所述第三金属层的材料为铜、铁或者其复合金属层。
附图说明
图1为框架制作示意图；
图2为装芯片示意图；
图3为打线示意图；
图4为塑封示意图；
图5为去除第三金属层示意图；
图6为切割产品为单个单元示意图。
图中，1-第一金属层、2-第二金属层、3-第三金属层、4-芯片、5-第一金属线、6-第二金属线、7-塑封体。
具体实施方式
下面结合附图对本实用新型做进一步的说明。
如图5所示，一种利用金属硬度差优化管脚排布的封装件，所述封装件主要由第一金属层1、第二金属层2、芯片4、第一金属线5、第二金属线6、塑封体7组成，所述第一金属层1和第二金属层2连接，第一金属层1和第二金属层2组成的联合金属层分为相互分离的左中右三段，所述芯片4与联合金属层中间段的第一金属层1连接，第一金属线5连接芯片4与联合金属层中间段的第一金属层1，第二金属线6连接芯片4与联合金属层左段、右段的第一金属层1，塑封体7包围第一金属层1、第二金属层2、芯片4、第一金属线5、第二金属线6。
所述第一金属层1的材料为银、铜、镍、钯、金或者其复合金属，其硬度较第二金属层2大。
所述第二金属层2的材料为锡、锌、铝或者其复合金属。
一种利用金属硬度差优化管脚排布的封装件的制造方法，所述方法的具体步骤如下：
第一步，框架制作，依次连接第一金属层1、第二金属层2、第三金属层3，将第一金属层1和第二金属层2组成的联合金属层分为相互分离的左中右三段，如图1所示；
第二步，装片，联合金属层中间段的第一金属层1与芯片4连接，第一金属线5连接芯片4与联合金属层中间段的第一金属层1，如图2所示；
第三步，打线，第二金属线6连接芯片4与联合金属层左段、右段的第一金属层1，如图3所示；
第四步，塑封，塑封体7包围第一金属层1、第二金属层2、芯片4、第一金属线5、第二金属线6，如图4所示；
第五步，去除第三金属层3，如图5所示；
第六步，切割整条产品形成单个单元，如图6所示。
其中，所述第一金属层1材料的硬度比第二金属层2的硬度大。 
所述第三金属层3的材料为铜、铁或者其复合金属层。

Claims (3)

1.一种利用金属硬度差优化管脚排布的封装件，其特征在于，所述封装件主要由第一金属层(1)、第二金属层(2)、芯片(4)、第一金属线(5)、第二金属线(6)、塑封体(7)组成，所述第一金属层(1)和第二金属层(2)连接，第一金属层(1)和第二金属层(2)组成的联合金属层分为相互分离的左中右三段，所述芯片(4)与联合金属层中间段的第一金属层(1)连接，第一金属线(5)连接芯片(4)与联合金属层中间段的第一金属层(1)，第二金属线(6)连接芯片(4)与联合金属层左段、右段的第一金属层(1)，塑封体(7)包围第一金属层(1)、第二金属层(2)、芯片(4)、第一金属线(5)、第二金属线(6)；所述第一金属层(1)材料的硬度比第二金属层(2)的硬度大。
2.根据权利要求1所述的一种利用金属硬度差优化管脚排布的封装件，其特征在于，所述第一金属层(1)的材料为银、铜、镍、钯、金或者其复合金属。
3.根据权利要求1所述的一种利用金属硬度差优化管脚排布的封装件，其特征在于，所述第二金属层(2)的材料为锡、锌、铝或者其复合金属。
CN201520257652.3U 2015-04-24 2015-04-24 一种利用金属硬度差优化管脚排布的封装件 Active CN204732399U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520257652.3U CN204732399U (zh) 2015-04-24 2015-04-24 一种利用金属硬度差优化管脚排布的封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520257652.3U CN204732399U (zh) 2015-04-24 2015-04-24 一种利用金属硬度差优化管脚排布的封装件

Publications (1)

Publication Number Publication Date
CN204732399U true CN204732399U (zh) 2015-10-28

Family

ID=54390732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520257652.3U Active CN204732399U (zh) 2015-04-24 2015-04-24 一种利用金属硬度差优化管脚排布的封装件

Country Status (1)

Country Link
CN (1) CN204732399U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851866A (zh) * 2015-04-24 2015-08-19 郭秋卫 一种利用金属硬度差优化管脚排布的封装件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851866A (zh) * 2015-04-24 2015-08-19 郭秋卫 一种利用金属硬度差优化管脚排布的封装件及其制造方法

Similar Documents

Publication Publication Date Title
WO2007146310A3 (en) Flash memory card
CN204732399U (zh) 一种利用金属硬度差优化管脚排布的封装件
CN104851866A (zh) 一种利用金属硬度差优化管脚排布的封装件及其制造方法
CN201893335U (zh) 一种双芯片集成电路引线框
CN202651105U (zh) 贴片式桥式引线框架
CN203839407U (zh) 贴片式二极管
CN203607453U (zh) 贴片式led封装结构
CN204991697U (zh) 掩膜曝光下利用金属硬度差优化管脚的封装件
CN106935518B (zh) 芯片封装方法
CN204792446U (zh) 一种片式固体电解质钽电容器的多钽芯引线框架结构
CN204361084U (zh) 一种增强管脚抵抗永久变形和断裂能力的引线框架结构
CN204375734U (zh) 利用框架封装重布线的打线封装结构
CN201859874U (zh) 一种7p引线框架
CN203617274U (zh) 小功率器件用的引线框架
CN204029816U (zh) 一种贴片式二极管
CN204361087U (zh) 一种采用镀锡的隔离金属层防止镀银层熔化的封装件
CN201562677U (zh) 集成电路引线框架
CN203800016U (zh) 一种利用固体铜桥实现的芯片和引脚连接
CN204257601U (zh) 一种防塌丝的半导体芯片封装用料盒
CN202423267U (zh) 一种引线框架
CN201362046Y (zh) 一种印章
CN204011479U (zh) 一种led型ic封装结构
CN202120882U (zh) 四面无引脚半导体封装模具结构
CN205140773U (zh) 一种低电阻拼合复合型银合金触头
CN204946883U (zh) 一种二极管封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171201

Address after: No. 105, Fengcheng five road, Fengcheng economic and Technological Development Zone, Xi'an, Shaanxi

Patentee after: Huatian Technology (Xi'an) Co., Ltd.

Address before: No. 33, Guo Jia village, Chengjiang Town, Jiangyin City, Wuxi, Jiangsu

Patentee before: Guo Qiuwei

TR01 Transfer of patent right