CN204731351U - 基于时间窗检测的电压型防探测电路 - Google Patents

基于时间窗检测的电压型防探测电路 Download PDF

Info

Publication number
CN204731351U
CN204731351U CN201520188691.2U CN201520188691U CN204731351U CN 204731351 U CN204731351 U CN 204731351U CN 201520188691 U CN201520188691 U CN 201520188691U CN 204731351 U CN204731351 U CN 204731351U
Authority
CN
China
Prior art keywords
voltage
module
detection
input end
time window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201520188691.2U
Other languages
English (en)
Inventor
黄文灿
周媛媛
林峰
叶松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUJIAN WITSI MICRO-ELECTRONICS Co Ltd
Original Assignee
FUJIAN WITSI MICRO-ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUJIAN WITSI MICRO-ELECTRONICS Co Ltd filed Critical FUJIAN WITSI MICRO-ELECTRONICS Co Ltd
Priority to CN201520188691.2U priority Critical patent/CN204731351U/zh
Application granted granted Critical
Publication of CN204731351U publication Critical patent/CN204731351U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Emergency Alarm Devices (AREA)

Abstract

本实用新型涉及一种基于时间窗检测的电压型防探测电路,它包括真随机数发生及数字滤波器模块、随机电压产生模块、电压输出驱动模块、检测时间窗设定模块、电压检测模块、探测判断模块。本实用新型基于时间窗检测的电压型防探测电路可以通过随机产生不同电压输出防止通过人为拆卸、钻孔、探针等物理方法攻击,能够有效防护芯片内信息或终端产品内信息安全。

Description

基于时间窗检测的电压型防探测电路
技术领域
本实用新型属于信息安全领域,特别涉及一种基于时间窗检测的电压型防探测电路。
背景技术
目前基于信息安全芯片和信息安全终端的电压型防探测方法主要是采用时间设定方式,而且电压输出固定,容易被攻破。现有的方法是对比输出的随机数数值与输入的数值是否一致来判断是否受到攻击,检测的是逻辑电平0或1,此方法容易被攻破。
实用新型内容
本实用新型的目的在于提供一种基于时间窗检测的电压型防探测电路,它可以通过随机产生不同电压输出防止通过人为拆卸、钻孔、探针等物理方法攻击,能够有效防护芯片内信息或终端产品内信息安全。
本实用新型是这样实现的:一种基于时间窗检测的电压型防探测电路,包括:真随机数发生及数字滤波器模块、随机电压产生模块、电压输出驱动模块、检测时间窗设定模块、电压检测模块、探测判断模块;
所述真随机数发生及数字滤波器模块,用于输出真随机数和随机种子,并分别传输至随机电压产生模块和检测时间窗设定模块,在检测时间窗设定模块触发的条件下,引入环境参数,为下一轮的检测提供真随机数和随机种子的输出;
所述检测时间窗设定模块,根据真随机数发生及数字滤波器模块所传送的随机种子,产生时间窗检测脉冲信号;检测时间窗设定模块的输出端,分别与真随机数发生及数字滤波器模块、随机电压产生模块、电压输出驱动模块、电压检测模块、探测判断模块连接,用于控制电压型防探测电路的工作状态;
所述随机电压产生模块,根据真随机数数值,解码输出对应的电压信号,并传送至电压输出驱动模块;
所述电压输出驱动模块,将接入的随机电压信号进行差分信号处理,生成驱动电压,所述电压输出驱动模块的输出端分别与电压检测模块和PCB布线网络相连;
所述PCB布线网络的输出端连接于电压检测模块的输入端;
所述电压检测模块,对驱动电压和线网电压进行分路检测、比较,并将比较结果传送至 探测判断模块的第一输入端和第二输入端;
所述探测判断模块,将上述比较结果进行逻辑判断处理,并将系统报警信号FLAG输出端连接传送至微处理器,进而控制系统的报警处理。
作为本实用新型的再一个优选方案,所述电压输出驱动模块包括单端口转双端口的差分电路,生成两路驱动电压V和Vn,所述驱动电压V同时接入至电压检测模块的输入端和PCB布线网络的输入端,驱动电压Vn接入至电压检测模块的输入端。
较佳的,所述电压检测模块包括第一比较器、第二比较器、反向器,第一比较器的“+”输入端连接于电压检测模块的输入端,第一比较器的“-”输入端连接于电压检测模块的输入端,第一比较器的输出端与反向器的输入端连接,反向器的输出端与探测判断模块的第一输入端连接;第二比较器的“+”输入端连接于电压检测模块的输入端,第二比较器的“-”输入端连接于电压检测模块的输入端;第二比较器的输出端与探测判断模块的第二输入端连接;用于比较驱动电压V和Vn的大小,以及驱动电压Vn和片内线网电压的大小,并将比较结果分别传送至探测判断模块的第一输入端和第二输入端。
作为本实用新型进一步的优选方案,所述电压检测模块包括第一倒比管和第二倒比管,组成倒比管线与设计,其中倒比管线与设计的输入端与第一比较器的输出端连接,其中倒比管线与设计的输出端连接于电压检测模块的输入端,第一倒比管的源极接入电压,第二倒比管的源极与地线直接相连。
较佳的,在所述PCB布线网络与电压输出驱动模块、电压检测模块的连接处设有ESD保护。
所述探测判断模块的系统报警信号FLAG输出端与微处理器的连接处设有ESD保护。
较佳的,所述随机电压产生模块(2)包括至少一个数模转换器。
作为本实用新型的再一个优选方案,采用上述的两组相同的基于时间窗检测的电压型防探测电路组成相间组合。
本实用新型基于时间窗检测的电压型防探测电路的优点在于:1、本实用新型通过真随机数产生随机电压,比较输出的随机电压与输入的电压是否一致来判断是否受到攻击,检测的是随机变化的模拟电压,相对于单纯的逻辑电平,模拟电压更难被复制和伪造,有效的保护信息安全芯片和信息安全终端的安全;2、本实用新型的电压输出驱动模块,采用单端口转双端口的差分处理,克服了传统单路分支信号,因负载引起的信号差异的缺点;3、本实用新型的电压检测模块,采用分路比较的方法,以驱动电压Vn为基准电压的方法,分别比较驱动电压V和Vn的大小,以及驱动电压Vn和片内线网电压的大小,使驱动电压和线网电压的比较 结果更加精确。4、本实用新型的电压检测模块,包括两个倒比管的线与设计,避免反向器在一定时间内n,p管同时导通,出现大电流,引起电路的损坏;5、PCB布线网络与电压输出驱动模块、电压检测模块的连接处设有ESD保护,系统报警信号FLAG与微处理器的连接处设有ESD保护,对电路起到防静电作用。6、同时本实用新型可以采用上述的两组相同的基于时间窗检测的电压型防探测电路组成相间组合的间隔时间检测,避免当一组的连接线间发生短路情况时,探测判断模块会通过电压检测就可获取片内线网信号电压与驱动输出电压Vn之间的超分辨率误差范围的错误逻辑,通过另一组的逻辑判断从而触发了系统报警信号FLAG,达到防探测的目的,有效提高了片外探测机制的复制以及伪装信号的难度,从而更加有效的保护信息安全芯片和信息安全终端的安全。
附图说明
图1是本实用新型的基于时间窗检测的电压型防探测电路的系统框图。
图2是本实用新型的基于时间窗检测的电压型防探测电路示意图。
图3是本实用新型的基于时间窗检测的电压型防探测电路的真随机数发生及数字滤波器模块功能的示意图。
图4是本实用新型的基于时间窗检测的电压型防探测电路的电压输出驱动模块的示意图。
图5是本实用新型的采用两组相同的基于时间窗检测的电压型防探测电路组成相间组合的示意图。
图中符号说明:
1、真随机数发生及数字滤波器模块,2、随机电压产生模块,3、电压输出驱动模块,4、检测时间窗设定模块,5、电压检测模块,6、探测判断模块。
具体实施方式
下面结合附图与具体实施例对本实用新型做进一步的说明:
请参阅图1所示,本实用新型是一种基于时间窗检测的电压型防探测电路,包括:真随机数发生及数字滤波器模块1、随机电压产生模块2、电压输出驱动模块3、检测时间窗设定模块4、电压检测模块5、探测判断模块6;
所述真随机数发生及数字滤波器模块1,用于输出真随机数和随机种子,并分别传输至随机电压产生模块2和检测时间窗设定模块4,在检测时间窗设定模块4触发的条件下,引入环境参数,为下一轮的检测提供真随机数和随机种子的输出;
所述检测时间窗设定模块4,根据真随机数发生及数字滤波器模块1所传送的随机种子,产生时间窗检测脉冲信号;检测时间窗设定模块4的输出端,分别与真随机数发生及数字滤波器模块1、随机电压产生模块2、电压输出驱动模块3、电压检测模块5、探测判断模块6连接,用于控制电压型防探测电路的工作状态;
所述随机电压产生模块2,根据真随机数数值,解码输出对应的电压信号,并传送至电压输出驱动模块3;
所述电压输出驱动模块3,将接入的随机电压信号进行差分信号处理,生成驱动电压,所述电压输出驱动模块3的输出端分别与电压检测模块5和PCB布线网络相连;
所述PCB布线网络的输出端连接于电压检测模块5的输入端Net5;
所述电压检测模块5,对驱动电压和线网电压进行分路检测、比较,并将比较结果传送至探测判断模块6的第一输入端和第二输入端;
所述探测判断模块6,将上述比较结果进行逻辑判断处理,并将系统报警信号FLAG输出端连接传送至微处理器,进而控制系统的报警处理。
所述电压输出驱动模块3包括单端口转双端口的差分电路,生成两路驱动电压V和Vn,所述驱动电压V同时接入至电压检测模块5的输入端Net2和PCB布线网络的输入端,驱动电压Vn接入至电压检测模块5的输入端Net1。
请参阅图2所示,所述电压检测模块5包括第一比较器CMP1、第二比较器CMP2、反向器Not1,第一比较器CMP1的“+”输入端连接于电压检测模块5的输入端Net2,第一比较器CMP1的“-”输入端连接于电压检测模块5的输入端Net1,第一比较器CMP1的输出端Net3与反向器Not1的输入端连接,反向器Not1的输出端与探测判断模块6的第一输入端连接;第二比较器CMP2的“+”输入端连接于电压检测模块5的输入端Net1,第二比较器CMP2的“-”输入端连接于电压检测模块5的输入端Net5;第二比较器CMP2的输出端Net4与探测判断模块6的第二输入端连接;用于比较驱动电压V和Vn的大小,以及驱动电压Vn和片内线网信号的电压大小,并将比较结果分别传送至探测判断模块6的第一输入端和第二输入端。
所述电压检测模块5包括第一倒比管M1和第二倒比管M2,组成倒比管线与设计,其中倒比管线与设计的输入端与第一比较器CMP1的输出端Net3连接,其中倒比管线与设计的输出端连接于电压检测模块5的输入端Net5,第一倒比管的源极接入电压,第二倒比管的源极与地线直接相连;当外部PCB断开时候,PCB线网会被其上拉或是下拉。比如当两个管子的栅端输入是高电平的时候,下面那个管子导通,形成倒比管的下拉结果;同理比如当两个管子的栅端输入是低电平的时候,上面那个管子导通,形成倒比管的上拉结果。
在所述PCB布线网络与电压输出驱动模块、电压检测模块的连接处设有ESD保护。
在所述探测判断模块的系统报警信号FLAG输出端与微处理器的连接处设有ESD保护。
所述随机电压产生模块2包括至少一个数模转换器。
请参阅图2是本实用新型的基于时间窗检测的电压型防探测电路的电压检测和探测判断模块的示意图,所述探测判断模块6包括第一比较器CMP1、第二比较器CMP2、反向器Not1和异或门Xor2,Net4连接Xor2的输入端,Net3经过反向器Not1连接到Xor2的另外一个输入端,Xor2输出将信号传到FLAG端口上。当CMP1输出Net3为低电平,CMP2输出Net4为高电平时,Xor2输出为低点平,说明PCB布线没有遭受干扰,处于正常状态;如果CMP1输出Net3为高电平,CMP2输出Net4为低电平时说明PCB布线没有遭受干扰,处于正常状态;如果CMP1输出Net3为低电平,CMP2输出Net4为低电平时说明PCB布线遭到断开(常闭开关打开),如果CMP1输出Net3为高电平,CMP2输出Net4为高电平时同样说明PCB布线遭到断开(常闭开关打开)。
所述电压检测模块5包括第一倒比管M1和第二倒比管M2,电压输出模块的一路信号Net1通过芯片的内部信号线连接到第一比较器CMP1的N端和第二比较器CMP2的P端,另外一路信号Net2连接CMP1的P端并通过OUT端口到外部的PCB布线网络连接到IN输入端口再到CMP2的N端,其中CMP2的N端上接P型第一倒比管M1的漏端,下接N型第二倒比管M2的漏端。工作过程如下所述:如果Net1的电压值高于Net2的电压值时,Net3输出低电平,此时第一倒比管M1被打开,当外部PCB布线没有遭遇断开时,Net5弱上拉,由于Net5同时受到外部的线网电压驱动,所以维持原来的线网电压,即Net5和Net2的电位相当,CMP1和CMP2通过对比Net1,Net2,Net5的线网电压信号得出判别逻辑,即CMP1输出低电平,CMP2输出高电平,这些判别逻辑的结果通过探测判断模块得到相应的判别结果,此时FLAG输出低电平,外部没有遭受干扰。当外部PCB布线遭遇断开时(常闭开关打开),Net5被弱上拉,由于没有外部的线网电压驱动,故此时的Net5体现出高电平。CMP1和CMP2通过对比Net1,Net2,Net5的线网电压信号得出判别逻辑,即CMP1输出低电平,CMP2输出低电平,这些判别逻辑的结果通过探测判断模块得到相应的判别结果。此时FLAG输出高电平,外部遭受干扰。同理,如果Net1的电压值低于Net2的电压值时,当外部PCB布线没有遭遇断开时,CMP1输出高电平,CMP2输出低电平,这些判别逻辑的结果通过探测判断模块得到相应的判别结果,此时FLAG输出低电平,外部没有遭受干扰。当外部PCB布线遭遇断开时(常闭开关打开),CMP1输出高电平,CMP2输出高电平,这些判别逻辑的结果通过探测判断模块得到相应的判别结果,此时FLAG输出高电平,外部遭受干扰。
请参阅图3所示,本实用新型中的随机电压产生模块2可以由N位数模转换器构成,这里的数模转换器可以有多个种类,而且可以定不同的位数,位数越多电压的层次越丰富,电压分辨率越高,安全性越高。
请参阅图4所示,本实用新型中的随机电压输出驱动模块是直接由一个具有一定的负载驱动能力的单端转双端口的CMOS差分放大电路构成。
请参阅图5,本实用新型所述的采用两组相同的基于时间窗检测的电压型防探测电路组成相间组合的示意图,采用两组相间组合,由两组随机探测电路组成,除了实现上述单组随机探测电路的作用外,还能避免当一组的连接线间发生短路情况时,探测判断模块会通过电压检测就可获取片内线网信号电压与驱动输出电压Vn之间的超分辨率误差范围的错误逻辑,通过另一组的逻辑判断从而触发了系统报警信号FLAG,达到防探测的目的,有效提高了片外探测机制的复制以及伪装信号的难度,从而更加有效的保护信息安全芯片和信息安全终端的安全。
本实用新型的工作原理如下:首先检测时间窗设定模块产生一个时间窗脉冲,激活随机电压产生模块,电压输出驱动模块,电压检测模块,进入正常的工作状态。若时间窗脉冲没有出现时,随机电压产生模块,电压输出驱动模块,电压检测模块进入休眠低功耗状态,在休眠状态下CMP1和CMP2的输出为低电平,并且休眠时电压输出驱动模块输出到PCB布线网的电平为高电平。
当这些模块进入正常的工作状态时,真随机数发生及数字滤波器模块首先会产生一定边带外的不同位数的真随机数据,这些随机数据通过随机电压模块产生不同的随机电压,随机电压模块可以由DAC构成,实现从随机数到随机电压的转换。另外一方面真随机数发生及数字滤波器模块同时会产生新的随机种子,并且把种子赋给检测时间窗设定模块,为下次时间窗触发信号的开启做好准备。
随机电压模块产生的随机电压通过电压输出驱动模块将产生两路差分电压信号(VOUTP,VOUTN)。一路信号Net1通过芯片的内部信号线连接到第一比较器CMP1的N端和第二比较器CMP2的P端,另外一路信号Net2连接CMP1的P端过OUT端口并通过外部的PCB布线网络连接到IN端口并连接到CMP2的N端。CMP2的N端上接P型的第一倒比管M1的漏端,下接N型的第二倒比管M2到的漏端。
当Net1的电压值高于Net2的电压值时,Net3输出低电平,Net3通过一个反向器连接异或门的一端,当外部PCB连接线没有遭遇断开时,CMP2的输出端Net4将输出高电平,并连接到异或门的另外一端,此时异或门输出逻辑为低电平,没有触发外部的系统报警。当外部 PCB连接线遭遇断开时(常闭开关打开),Net5没有受到电压输出模块的驱动,此时CMP1输出信号Net3为低电平,并打开P管M1,线Net5被上拉到高电平,CMP2的输出端Net4将输出低电平,并连接到异或门的另外一端,此时异或门输出逻辑为高电平,触发外部的系统报警。
当Net1的电压值低于Net2的电压值时,Net3输出高电平,Net3通过一个反向器连接异或门的一端,当外部PCB连接线没有遭遇断开时,CMP2的输出端Net4将输出低电平,并连接到异或门的另外一端,此时异或门输出逻辑为低电平,没有触发外部的系统报警。当外部PCB连接线遭遇断开时(常闭开关打开),Net5没有受到电压输出模块的驱动,此时CMP1输出信号Net3为高电平,并打开N管M2,线Net5被下拉到低电平,CMP2的输出端Net4将输出高电平,并连接到异或门的另外一端,此时异或门输出逻辑为高电平,触发外部的系统报警。当真随机数落入边带区间时候,被过滤掉,数据的输出被真随机数发生及数字滤波器模块随机地分配为边带外的随机数据Random1或者Random2,边带区间的大小与附图2中的两个比较器的分辨率性能有关。
上述实施例只是对本实用新型的技术方案进行详细解释,本实用新型并不只仅仅局限于上述实施例,本领域技术人员应该明白,凡是依据上述原理及精神在本实用新型基础上的改进、替代,都应在本实用新型的保护范围之内。

Claims (8)

1.一种基于时间窗检测的电压型防探测电路,其特征在于,包括:真随机数发生及数字滤波器模块(1)、随机电压产生模块(2)、电压输出驱动模块(3)、检测时间窗设定模块(4)、电压检测模块(5)、探测判断模块(6);
所述真随机数发生及数字滤波器模块(1),用于输出真随机数和随机种子,并分别连接传输至随机电压产生模块(2)和检测时间窗设定模块(4);
所述检测时间窗设定模块(4),根据真随机数发生及数字滤波器模块(1)所传送的随机种子,产生时间窗检测脉冲信号;检测时间窗设定模块(4)的输出端,分别与真随机数发生及数字滤波器模块(1)、随机电压产生模块(2)、电压输出驱动模块(3)、电压检测模块(5)、探测判断模块(6)连接,用于控制电压型防探测电路的工作状态;
所述随机电压产生模块(2),根据真随机数数值,解码输出对应的电压信号,并连接传送至电压输出驱动模块(3);
所述电压输出驱动模块(3),将接入的随机电压信号进行差分信号处理,生成驱动电压,所述电压输出驱动模块(3)的输出端分别与电压检测模块(5)和PCB布线网络相连;
所述PCB布线网络的输出端连接于电压检测模块(5)的输入端Net5;
所述电压检测模块(5),对驱动电压和线网电压进行分路检测、比较,并将比较结果连接传送至探测判断模块(6)的第一输入端和第二输入端;
所述探测判断模块(6),将上述比较结果进行逻辑判断处理,并将系统报警信号FLAG输出端连接传送至微处理器,进而控制系统的报警处理。
2.根据权利要求1所述的基于时间窗检测的电压型防探测电路,其特征在于:所述电压输出驱动模块(3)包括单端口转双端口的差分电路,生成两路驱动电压V和Vn,所述驱动电压V同时接入至电压检测模块(5)的输入端Net2和PCB布线网络的输入端,驱动电压Vn接入至电压检测模块(5)的输入端Net1。
3.根据权利要求2所述的基于时间窗检测的电压型防探测电路,其特征在于:所述电压检测模块(5)包括第一比较器CMP1、第二比较器CMP2、反向器Not1,第一比较器CMP1的“+”输入端连接于电压检测模块(5)的输入端Net2,第一比较器CMP1的“-”输入端连接于电压检测模块(5)的输入端Net1,第一比较器CMP1的输出端Net3与反向器Not1的输入端连接,反向器Not1的输出端与探测判断模块(6)的第一输入端连接;第二比较器CMP2的“+”输入端连接于电压检测模块(5)的输入端Net1,第二比较器CMP2的“-”输入端连接于电压检测模块(5)的输入端Net5;第二比较器CMP2的输出端Net4与探测判断模块(6)的第二输入端连接;用于比较驱动电压V和Vn的大小,以及驱动电压Vn和片内线网信 号的电压大小,并将比较结果分别传送至探测判断模块(6)的第一输入端和第二输入端。
4.根据权利要求3所述的基于时间窗检测的电压型防探测电路,其特征在于:所述电压检测模块(5)还包括第一倒比管M1和第二倒比管M2,组成倒比管线与设计,其中倒比管线与设计的输入端与第一比较器CMP1的输出端Net3连接,其中倒比管线与设计的输出端连接于电压检测模块(5)的输入端Net5,第一倒比管的源极接入电压,第二倒比管的源极与地线直接相连。
5.根据权利要求1所述的基于时间窗检测的电压型防探测电路,其特征在于:在所述PCB布线网络与电压输出驱动模块、电压检测模块的连接处设有ESD保护。
6.根据权利要求1所述的基于时间窗检测的电压型防探测电路,其特征在于:所述探测判断模块(6)的系统报警信号FLAG输出端与微处理器的连接处设有ESD保护。
7.根据权利要求1所述的基于时间窗检测的电压型防探测电路,其特征在于:所述随机电压产生模块(2)包括至少一个数模转换器。
8.根据权利要求1-7中任一项所述的基于时间窗检测的电压型防探测电路,其特征在于:采用上述的两组相同的基于时间窗检测的电压型防探测电路组成相间组合。
CN201520188691.2U 2015-03-31 2015-03-31 基于时间窗检测的电压型防探测电路 Expired - Fee Related CN204731351U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520188691.2U CN204731351U (zh) 2015-03-31 2015-03-31 基于时间窗检测的电压型防探测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520188691.2U CN204731351U (zh) 2015-03-31 2015-03-31 基于时间窗检测的电压型防探测电路

Publications (1)

Publication Number Publication Date
CN204731351U true CN204731351U (zh) 2015-10-28

Family

ID=54389689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520188691.2U Expired - Fee Related CN204731351U (zh) 2015-03-31 2015-03-31 基于时间窗检测的电压型防探测电路

Country Status (1)

Country Link
CN (1) CN204731351U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109741578A (zh) * 2018-12-05 2019-05-10 大唐微电子技术有限公司 一种安全终端的防拆检测装置和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109741578A (zh) * 2018-12-05 2019-05-10 大唐微电子技术有限公司 一种安全终端的防拆检测装置和方法

Similar Documents

Publication Publication Date Title
CN110364997B (zh) 一种基于单端电流差分量的直流输电线路后备保护方法及系统
CN106443146A (zh) 一种主从系统故障检测处理系统
CN203929959U (zh) 一种车载定位终端的天线开短路检测装置
CN103995220A (zh) 矿用高压电缆绝缘状态在线监测系统
CN206099897U (zh) 一种带有故障识别功能的光伏电站
CN104236594B (zh) 一种安全触边状态检测电路
CN102866686B (zh) 带方向检测的非接触式485总线在线监听装置
CN204731351U (zh) 基于时间窗检测的电压型防探测电路
CN107681638A (zh) 用于船舶电子海图系统的供电保护设备
CN103634723A (zh) 音频输入电路及具有音频输入的电子设备
CN103217637B (zh) 热载流子注入失效预警电路
CN204462239U (zh) 一种过欠压一体化报警装置
CN204177901U (zh) 一种智能交通信号机故障检测电路
CN201788261U (zh) 一种开关量检测电路
CN206975102U (zh) 智能防雷监控探测器串行扩展多采集单元
CN206292356U (zh) 一种集成电路在线测试装置
CN107317059A (zh) 电池保护芯片级联的均衡控制电路
CN207601191U (zh) 一种继电保护出口脉冲检测电路
CN206726209U (zh) 外设插入检测电路及终端设备
CN104897949B (zh) 电压检测电路
CN102169473B (zh) 一种侦测和隔离rs485总线占用故障的方法及其装置
CN210075195U (zh) 一种基于电容和正向缓冲器的数字信号隔离传输电路
CN201134026Y (zh) 开关量输入信号状态的检测装置
CN204302368U (zh) 过流检测电路和过流检测装置
CN203164750U (zh) 一种m-bus总线监听电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151028

CF01 Termination of patent right due to non-payment of annual fee