CN204721321U - 使用了BiFET工艺的功率放大器电路 - Google Patents

Abstract

本实用新型公开了一种使用了BiFET工艺的功率放大器电路，包括第一功率放大器、第二功率放大器、开关电路、第一阻抗匹配电路、第二阻抗匹配电路；还包括电路的信号输入端第一信号输入端和第二信号输入端、电路的信号输出端；所述第一功率放大器和第二功率放大器的两个输入端都分别耦接至第一信号输入端和第二信号输入端；所述第二功率放大器的两个输出端分别耦接至第二阻抗匹配电路；本实用新型引入了分路器件和功率可调的功率放大单元设计，实现了在原有多模功率放大器需要三个不同功率的功率放大单元实现技术指标，大大降低了芯片占地面积，缩短研发周期，降低了制造成本。

Description

使用了BiFET工艺的功率放大器电路

技术领域

本实用新型涉及功率放大器，具体涉及一种使用了BiFET工艺的功率放大器电路。

背景技术

传统的多模功率放大器有如下缺点：

1、需要针对每个模式开发单独的功率放大路径，设计周期长，开发成本高；

2、此类架构的多模功率放大器需要三个不同功率的功率放大单元，占用的面积较大；

3、输出匹配电路的设计和调试非常复杂，研发成本高；

4、不同功率模式下，放大器级数未变，使得功率增益在三个功率模式下没有明显区分，对收发机动态范围要求很高。

因此研发出一款低成本、低芯片占用面积、产品研发周期短的集成化和小型化的多模功率放大器是解决现有技术问题的关键所在。。

实用新型内容

针对现有技术中存在的问题，本实用新型公开了一种使用了BiFET工艺的功率放大器电路。

本实用新型的技术方案如下：

一种使用了BiFET工艺的功率放大器电路，包括第一功率放大器、第二功率放大器、开关电路、第一阻抗匹配电路、第二阻抗匹配电路；还包括电路的信号输入端第一信号输入端和第二信号输入端、电路的信号输出端；

所述第一功率放大器和第二功率放大器的两个输入端都分别耦接至第一信号输入端和第二信号输入端；所述第二功率放大器的两个输出端分别耦接至第二阻抗匹配电路，所述第二阻抗匹配电路的两个输出端分别耦接至所述第一阻抗匹配电路的两个输入端，所述第一阻抗匹配电路的正输出端耦接信号输出端，第一阻抗匹配电路的负输出端接地；

所述开关电路包括第一电容，第二电容，第一开关和第二开关；所述第一电容的第一端连接第二功率放大器的一个输入端和第二阻抗匹配电路的一个输入端；所述第二电容的第一端连接至第二功率放大器的另一个输入端和第二阻抗匹配电路的另一个输入端；所述第一开关连接在第一电容的第二端和接地之间；所述第二开关连接在第二电容的第二端和接地之间；

所述第二阻抗匹配电路包括第三电容、第一电感和第二电感；所述第三电容连接在第二功率放大器的输出端，所述第一电感连接在第二功率放大器的一输出端和第一功率放大器的一输出端之间，所述第二电感连接在第二功率放大器的另一输出端和第一功率放大器的另一输出端之间；

其进一步的技术方案为：所述第一阻抗匹配电路采用阻抗转换器(InpedanceConverter)，第二阻抗匹配电路的两个输出端分别耦接至阻抗转换器的一次侧的两端，而第一功率放大器的两个输出端也分别耦接至阻抗转换器的一次侧的两端。

其进一步的技术方案为：所述第一电容和第二电容都大于4pF。

其进一步的技术方案为：还包括分路器，所述分路器安装于所述第一信号输入端、第二信号输入端和所述第一功率放大器、第二功率放大器之间。

本实用新型的有益技术效果是：

本实用新型是一款低成本、低芯片占用面积、产品研发周期短的集成化和小型化的多模功率放大器，本技术引入了分路器件和功率可调的功率放大单元设计，实现在原有多模功率放大器需要三个不同功率的功率放大单元实现技术指标，大大降低了芯片占地面积，缩短研发周期，降低了制造成本。

1、引入了分路器件和功率可调的功率放大单元设计；

2、本实用新型使用了BiFET工艺，这是集成了GaAs HBT器件和pHEMT器件的一种综合工艺，其最大的一个优势是可以把功率器件、开关、低噪声放大器等其他射频前端器件集成在一颗芯片上，降低封装尺寸和成本。便于集成开关设计，不需额外的开关芯片，减小封装尺寸；

3、采用两个功率放大单元即可以实现低、中、高三个功率模式，占用芯片面积小，制造成本较低，而且在调试过程中三组匹配网络相互隔离度好，大大缩短产品研发周期。

在本实用新型中，BiFET工艺实现的开关器件可以作为分路器件导向信号，流向不同的PA core或者匹配网络；同时也可以实现开关，用于多个匹配网络之间的隔离，避免他们之间的相互影响，缩短调试周期。另外，通过插入开关，可以非常灵活地插入衰减器，用于实现PA的低增益模式。

附图说明

图1是本实用新型示意图。

具体实施方式

图1是本实用新型示意图，本实用新型包括功率放大器3、功率放大器2、开关电路4、第一阻抗匹配电路6、第二阻抗匹配电路5；还包括电路的信号输入端信号输入端1a和信号输入端1b、电路的信号输出端7；

功率放大器3和功率放大器2的两个输入端都分别耦接至信号输入端1a和信号输入端1b；功率放大器2的两个输出端分别耦接至阻抗匹配电路5，阻抗匹配电路5的两个输出端分别耦接至阻抗匹配电路5的两个输入端，阻抗匹配电路6的正输出端耦接信号输出端7，阻抗匹配电路6的负输出端接地G；

开关电路4包括电容C1，电容C2，开关SW1和开关SW2；电容C1的第一端连接功率放大器2的一个输入端和阻抗匹配电路5的一个输入端；电容C2的第一端连接至功率放大器2的另一个输入端和阻抗匹配电路5的另一个输入端；开关SW1连接在电容C1的第二端和接地G之间；开关SW2连接在电容C2的第二端和接地G之间；

阻抗匹配电路5包括电容C3、电感L1和电感L2；电容C3连接在功率放大器2的输出端，电感L1连接在功率放大器2的一输出端和功率放大器3的一输出端之间，电感L2连接在功率放大器2的另一输出端和功率放大器3的另一输出端之间；

阻抗匹配电路6也可以采用阻抗转换器(InpedanceConverter)，阻抗匹配电路5的两个输出端分别耦接至阻抗转换器的一次侧的两端，而功率放大器3的两个输出端也分别耦接至阻抗转换器的一次侧的两端。

电容C1和电容C2都大于4pF。

一种较优的实施方案为，还包括分路器，分路器安装于信号输入端1a、信号输入端1b和功率放大器3、第二功率放大器2之间。

本实用新型为多模式的功率放大电路，可以提供多种的放大功率作为选择，只使用了两个功率放大电路，即可选择三种功率放大模式，并且在执行任意一种放大功率时，可以有相对较高的效率。如第一功率放大模式，是采用了功率放大器3放大射频信号，阻抗匹配器5匹配电路的阻抗值，阻断功率放大器放大后的射频信号流至功率放大器2，其余功率模式可以此类推。

本实用新型采用了BiFET工艺，即电路中的功率放大器件中集成了GaAsHBT器件和pHEMT器件。以上所述的仅是本实用新型的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。

Claims (4)

1.一种使用了BiFET工艺的功率放大器电路，其特征在于：包括第一功率放大器(3)、第二功率放大器(2)、开关电路(4)、第一阻抗匹配电路(6)、第二阻抗匹配电路(5)；还包括电路的信号输入端第一信号输入端(1a)和第二信号输入端(1b)、电路的信号输出端(7)；

所述第一功率放大器(3)和第二功率放大器(2)的两个输入端都分别耦接至第一信号输入端(1a)和第二信号输入端(1b)；所述第二功率放大器(2)的两个输出端分别耦接至第二阻抗匹配电路(5)，所述第二阻抗匹配电路(5)的两个输出端分别耦接至所述第一阻抗匹配电路(5)的两个输入端，所述第一阻抗匹配电路(6)的正输出端耦接信号输出端(7)，第一阻抗匹配电路(6)的负输出端接地(G)；

所述开关电路(4)包括第一电容(C1)，第二电容(C2)，第一开关(SW1)和第二开关(SW2)；所述第一电容(C1)的第一端连接第二功率放大器(2)的一个输入端和第二阻抗匹配电路(5)的一个输入端；所述第二电容(C2)的第一端连接至第二功率放大器(2)的另一个输入端和第二阻抗匹配电路(5)的另一个输入端；所述第一开关(SW1)连接在第一电容(C1)的第二端和接地(G)之间；所述第二开关(SW2)连接在第二电容(C2)的第二端和接地(G)之间；

所述第二阻抗匹配电路(5)包括第三电容(C3)、第一电感(L1)和第二电感(L2)；所述第三电容(C3)连接在第二功率放大器(2)的输出端，所述第一电感(L1)连接在第二功率放大器(2)的一输出端和第一功率放大器(3)的一输出端之间，所述第二电感(L2)连接在第二功率放大器(2)的另一输出端和第一功率放大器(3)的另一输出端之间。

2.如权利要求1所述的使用了BiFET工艺的功率放大器电路，其特征在于，所述第一阻抗匹配电路(6)采用阻抗转换器，第二阻抗匹配电路(5)的两个输出端分别耦接至阻抗转换器的一次侧的两端，而第一功率放大器(3)的两个输出端也分别耦接至阻抗转换器的一次侧的两端。

3.如权利要求1所述的使用了BiFET工艺的功率放大器电路，其特征在于，所述第一电容(C1)和第二电容(C2)都大于4pF。

4.如权利要求1～3的任一权利要求所述的使用了BiFET工艺的功率放大器电路，其特征在于：还包括分路器，所述分路器安装于所述第一信号输入端(1a)、第二信号输入端(1b)和所述第一功率放大器(3)、第二功率放大器(2)之间。