CN204680067U - 一种基于fpga的运动细胞图像处理系统 - Google Patents

Abstract

一种基于FPGA的运动细胞图像处理系统，包括逻辑控制器和分别与逻辑控制器连接的图像处理模块、数据缓存模块、数据存储器及程序存储器，逻辑控制器还与USB通信模块连接。本实用新型的优点是：系统电路设计简单，集成度高，和其它硬件模块可以很好的兼容，易于升级，操作方法简单，易于实现，从仿真结果来看都能很好的实现运动细胞图像的背景与前景分离，可以很好的实现对运动物体的检测和跟踪。而且可以在FPGA上实现运动细胞图像实时地分离为背景成分图像与前景成分图像，使处理后的运动细胞图像信息可以清晰的显示在基于Windows开发的应用软件上。处理结果可以帮助细胞病理分析医生观察细胞是否出现异常，对其做出评估，从而进行诊断。

Description

一种基于FPGA的运动细胞图像处理系统

技术领域

本实用新型属于信号检测与处理领域，具体涉及一种基于FPGA的运动细胞图像处理方法及其装置。

背景技术

随着生物医学仪器的发展，像单细胞分析仪等一些生物医学仪器，越来越多的开始使用图像处理系统来完成对细胞图像的处理，国内目前大多数单细胞分析仪还是使用肉眼来观察显微细胞下的特征，这样不仅不能够自动化，而且费时费力。在细胞图像处理系统中，将拍摄到的每帧运动细胞图像实时地分离为背景成分图像与前景成分图像，对运动细胞图像的进一步地分析和处理起着非常重要的作用。近年来论文和专利描述中，基于FPGA图像处理的硬件实现方法，大多数同时利用FPGA的并行执行能力和外挂处理器指令集，一般有DSP+FPGA，ARM+FPGA，MCU+FPGA的方案，但这些方案因多个芯片及必要的外围电路设计到同一个硬件电路板上，存在板级规模大、集成度低等缺点，给项目研发带来额外的芯片间的通信调试工作；现有针对运动目标检测与运动目标跟踪的方法主要有以下几种：相邻帧差法、背景差分法、基于模型匹配的跟踪、基于区域匹配的跟踪、基于特征匹配的跟踪、基于运动特性的跟踪。每种方法针对应用需求和场景的不同，分别具有各自不同的优缺点。现有技术中，在FPGA上实现视频运动检测系统，基于FPGA的背景差分法目标检测跟踪系统，可以实现针对静态场景中的运动物体进行检测与跟踪，但是该方案需要预先存储背景信息，当背景变换时，该系统不能很好的进行对运动物体进行检测和跟踪。

发明内容

本实用新型需要解决的技术问题是为克服现有技术的不足，提供一种实现高分辨率细胞图像的实时、在线采集和处理于一体的运动细胞图像处理系统。该系统电路设计简单，集成度高，和其它硬件模块可以很好的兼容，易于升级。

实现本实用新型目的的技术方案是：

一种基于FPGA的运动细胞图像处理系统，包括逻辑控制器和分别与逻辑控制器连接的图像处理模块、数据缓存模块、数据存储器及程序存储器，逻辑控制器还与USB通信模块连接。

设有视频处理模块，与数据缓存模块连接。

设有图像采集模块，通过视频处理模块与数据缓存模块连接。

所述逻辑控制器由图像采集控制模块、中断管理模块、总线切换模块构成，其中，图像采集控制模块与数据缓冲模块连接，中断管理模块、总线切换模块分别与数据处理模块连接。

所述图像采集模块为CCD摄像头。

所述逻辑控制器通过USB通信模块与上位机连接。

本实用新型的优点是：系统电路设计简单，集成度高，和其它硬件模块可以很好的兼容，易于升级，操作方法简单，易于实现，从仿真结果来看都能很好的实现运动细胞图像的背景与前景分离，可以很好的实现对运动物体的检测和跟踪。而且可以在FPGA上实现运动细胞图像实时地分离为背景成分图像与前景成分图像，使处理后的运动细胞图像信息可以清晰的显示在基于Windows开发的应用软件上。处理结果可以帮助细胞病理分析医生观察细胞是否出现异常，对其做出评估，从而进行诊断。

附图说明  

图 1 图像处理系统总体构成结构框图；

图2 逻辑控制器内部结构框图；          

图3 基于sober算子的背景与前景分离算法流程图.

具体实施方式

本实用新型发明的基于FPGA的运动细胞图像处理系统主要由系统软件和硬件构成，软件部分主要完成运动细胞图像的预处理和处理以及运动细胞图像的传输。运动细胞图像的预处理包括对运行细胞图像进行去噪和灰度处理；运动细胞图像的处理主要完成基于sober算子的背景与前景分离算法；运动细胞图像的传输主要完成对USB2.0通信模块初始化以及完成对数据传输读写的控制。整个硬件部分由视频处理模块、逻辑控制模块、程序存储模块、数据存储模块、USB2.0通信模块等部分组成。下面结合附图对本发明作进一步描述。硬件见图1、图2。

在图1中，本实用新型发明专利包括：视频处理模块、数据缓存模块、数据存储模块、运动细胞图像处理模块、逻辑控制模块、程序存储模块、USB2.0通信模块。视频输入端与摄像头输出端相连，输出端与逻辑控制器连接，将模拟视频信号转换成数字信号，同时输出从模拟信号中分离出同步信号和像素时钟。本实用新型视频处理模块采用OmniVision公司生产的OV7725图像传感器，该传感器最高支持640*48060HZ分辨的视频输出，具有标准的SCCB配置接口，可以配置输出RGB422、RGB565、RGB444、YVA422这几种格式的视频流。

数据缓存模块属于逻辑控制模块中内部的功能模块，直接与视频输出模块相连，实现对高速的运动视频流进行缓存。

数据存储模块与逻辑控制模块相连，在逻辑控制的控制下，可以实现对高速的运动视频流进行存储。本实用新型数据存储模块采用Hynix的SDRAM HY57V641620，此款SDRAM共有4Banks*1024*16Bit的资源，作为视频图像的内存。

运动细胞图像处理模块属于逻辑控制器的功能模块，该功能模块主要采用如下方式对运动细胞图像的处理：首先逻辑控制器从数据存储模块中读入运动细胞图像数据，之后对读入的运动细胞图像数据采用中值滤波的方法进行图像的去噪，对去噪后的运动细胞图像利用sober算子对其进行边缘检测，如果有偶数个边缘，偶数个边缘内的像素值用原运动细胞图像的灰度像素值进行填充。如果有奇数个边缘，第一个边缘之后的像素值用原运动细胞图像的灰度像素值进行填充。边缘之外的区域进行置零处理。

逻辑控制模块分别与视频处理模块的输出端、数据存储模块、程序存储模块、USB2.0通信模块相连，利用视频处理模块输出的同步信号与像素时钟实现数据缓存模块、数据存储模块、程序存储模块和USB2.0通信模块的读写控制，以及对运动细胞图像进行基于sober算子的背景与前景分离处理。本实用新型逻辑控制模块采用Alter公司的CycloneIV系列FPGA芯片EP4CE10E22C8N，该款芯片10320个逻辑单元、92个用户IO、存储单元为423936Bits、46个乘法器、2个PLL锁相环、10个全局时钟单元。虽然资源不算多，但是该资源可以满足系统的要求。

程序存储模块与逻辑控制器进行相连，该模块主要功能是实现对程序的存储。本实用新型程序存储模块采用EPCS4串行SPIFLASH，4Mbit的空间足以承受1WLEsFPGA的逻辑代码，满足系统的要求。

USB2.0通信模块的输入端与逻辑控制器，输出端和USB2.0数据线进行相连，在逻辑控制器的控制下，把已经处理好的运动细胞前景图像数据送至基于Windows开发的USB上位机应用软件上显示。本实用新型USB2.0通信模块采用CY7C68013作为桥接芯片，它包括以下内容：USB2.0高速收发器，最高能实现480Mbps的速度，内部16KBRAM、4KBFIFO、I2C、UART控制器等，该通信模块可以实现FPGA与PC机的视频图像的传输。

在图2中，本实用新型逻辑控制模块，采用verilog语言设计并实现视频输入处理控制、运动细胞图像数据缓冲的控制、USB2.0通信模块输入输出处理控制以及程序和数据存储模块读写控制，它包括运动细胞图像采集控制模块、中断管理模块和总线切换模块，运动细胞图像采集控制模块将视频输入处理模块输出的运动细胞图像数据写入到数据缓冲模块中，中断管理模块触发运动细胞图像数据处理模块的读取数据操作，总线切换模块将总线的控制权交给运动细胞图像数据处理模块，将数据读入数据存储模块。

在图3中，给出背景与前景快速分割方法，该方法实施过程如下：

首先采集一帧运动细胞图像大小为M行*N列，并对该运动细胞图像进行去噪，本文采用中值滤波的方法对运动细胞图像进行去噪，选择帧n中第k行中第i个像素，判断i与N的关系，如果i>=N，说明所选取位置的像素是该行最后一个像素，进入下一行进行判断。如果i<N，说明所选取位置的像素不是该行最后一个像素，之后使用sober算子计算出第i个像素的值，与预设的的灰度阈值进行比较，判断第i个像素位置是否为第k行中运动细胞图像的边缘。如果第i个像素位置不是边缘，则帧n中k行中第i个像素位置灰度值赋零，否则记录帧n中k行中第i个像素位置记为u。对帧n中k行中第i+1个像素进行相同的操作，如果帧n中k行中第i+1个像素位置是边缘记录此时像素位置，之后用原图中灰度像素值填充帧n中k行u和v之间的区域，如果帧n中k行中第i+1个像素位置不是边缘，则继续进行上述操作，直到i>=N没有边缘，则用原图中灰度像素值填充帧n中k行u之后的区域。如果i>=N，则说明所选取位置的像素是该行最后一个像素，之后进入帧n中k+1行，对k+1行中的N列的所有位置进行上述判断，直到k>=M，则完成该帧n中运动细胞图像的背景与前景分离。

系统工作流程：启动系统程序，完成初始化工作。系统载物台上的运动细胞标本经显微镜放大后成像于CCD上，CCD传感器将采集到的运动细胞图像信号送至视频编解码中，视频编解码器的输出信号在FPGA控制下送至FPGA控制器的缓存器中。第一步，FPGA对数据存储模块进行写控制，对缓存中的每帧运动细胞图像进行数据的存储。第二步，FPGA对数据存储模块进行读控制，把每帧运动细胞图像从数据存储器中读出，对所读出的每帧运动细胞图像数据进行去噪和灰度处理。第三步，对去噪和灰度处理后的每帧运动细胞图像使用sober算子进行边缘检测，如果有偶数个边缘，偶数个边缘内的像素值用原运动细胞图像的灰度像素值进行填充。如果有奇数个边缘，第一个边缘之后的像素值用原运动细胞图像的灰度像素值进行填充。边缘之外的区域进行置零处理。最后把完成每帧运动细胞图像的背景与前景分离后的运动细胞图像信号经过USB2.0通信模块送至基于Windows开发的USB上位机应用软件上进行显示。

Claims (6)

1.一种基于FPGA的运动细胞图像处理系统，其特征是：包括逻辑控制器和分别与逻辑控制器连接的图像处理模块、数据缓存模块、数据存储器及程序存储器，逻辑控制器还与USB通信模块连接。

2.根据权利要求1所述的运动细胞图像处理系统，其特征是：设有视频处理模块，与数据缓存模块连接。

3.根据权利要求1所述的运动细胞图像处理系统，其特征是：设有图像采集模块，通过视频处理模块与数据缓存模块连接。

4.根据权利要求1所述的运动细胞图像处理系统，其特征是：所述逻辑控制器由图像采集控制模块、中断管理模块、总线切换模块构成，其中，图像采集控制模块与数据缓冲模块连接，中断管理模块、总线切换模块分别与数据处理模块连接。

5.根据权利要求3所述的运动细胞图像处理系统，其特征是：所述图像采集模块为CCD摄像头。

6.根据权利要求1所述的运动细胞图像处理系统，其特征是：所述逻辑控制器通过USB通信模块与上位机连接。