CN204578536U - Fdd-lte直放站 - Google Patents

Abstract

FDD-LTE直放站包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA芯片；上行接收天线连接第一射频收发芯片的第一混频器，下行发射天线连接第一射频收发芯片的第二混频器，第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；下行接收天线连接第二射频收发芯片的第一混频器，上行发射天线连接第二射频发射芯片的第二混频器，第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片。本实用新型大大减少元器件，简化电路布线，缩小直放站的体积，方便后期维护，提高生产效率和降低生产成本。本实用新型还涉及相关方法。

Description

FDD-LTE直放站

技术领域

本实用新型涉及一种FDD-LTE直放站。

背景技术

直放站为由天线、射频双工器、低噪声放大器、混频器、电调衰减器、滤波器、功率放大器等元器件组成的上、下行放大链路。其工作的基本原理是：用前向天线(施主天线)将基站的下行信号接收进直放机，通过低噪放大器将有用信号放大，抑制信号中的噪声信号，提高信噪比(S/N)；再经下变频至中频信号，经滤波器滤波，中频放大，再移频上变频至射频，经功率放大器放大，由后向天线(重发天线)发射到移动台；同时利用后向天线接收移动台上行信号，沿相反的路径由上行放大链路处理：即经过低噪放大器、下变频器、滤波器、中放、上变频器、功率放大器再发射到基站，从而实现基站与移动台的双向通信。

LTE(Long Term Evolution，长期演进)是基于OFDMA(Orthogonal Frequency Division Multiplexing，正交频分复用)技术由3GPP组织制定的全球通用标准，包括FDD(Frequency Division Duplexing，频分双工)和TDD(Time Division Duplexing，时分双工)两种模式，分别用于成对频谱和非成对频谱。其中，FDD采用两个独立的信道分别进行向下传送和向上传送信息的技术。为了防止邻近的发射机和接收机之间产生相互干扰，在两个信道之间存在一个保护频段。

现有的FDD-LTE直放站的元器件相当多，增加电路板设计的复杂度，提高生产成本，且使得直放站的功耗相当高，维护难道高，元器件之间的布线越复杂，信号的噪声干扰越严重，影响信号质量。

实用新型内容

针对现有技术的不足，本实用新型旨在于提供一种可解决上述技术问题的FDD-LTE直放站。

为实现上述目的，本实用新型采用如下技术方案：

一种FDD-LTE直放站，其包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA芯片；其中，第一射频收发芯片和第二射频收发芯片各集成有第一混频器、中频滤波器、模数采样器、前端衰减器、后端衰减器、数模采样器和第二混频器，第一混频器依次通过中频滤波器和模数采样器连接前端衰减器，后端衰减器通过数模采样器连接混频器；

上行接收天线连接第一射频收发芯片的第一混频器，下行发射天线连接第一射频收发芯片的第二混频器，第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；下行接收天线连接第二射频收发芯片的第一混频器，上行发射天线连接第二射频发射芯片的第二混频器，第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；

上行接收天线用于接收来自移动台的上行信号；该上行信号通过第一射频收发芯片依次进行混频、零中频、滤波、模数采样和增益处理后，以预设采样速率输入至FPGA芯片；该FPGA芯片用于获取该上行信号的功率，以根据该上行信号功率动态调整第一射频收发芯片的前端衰减器的前端增益值和第二射频收发芯片的后端衰减器的衰减值，再输出上行信号；上行信号通过第二射频收发芯片依次进行衰减、数模采样和混频后发送至上行发射天线；

下行接收天线用于接收来自基站的下行信号；该下行信号通过第二射频收发芯片依次进行混频、零中频、滤波、模数采样和增益处理后，以预设采样速率输入至FPGA芯片；该FPGA芯片用于获取该下行信号的下行信号功率，以根据该下行信号功率动态调整第二射频收发芯片的前端衰减器的增益值和第一射频收发芯片的后端衰减器的衰减值，再输出下行信号；下行信号通过该第一射频收发芯片依次进行衰减、数模采样和混频后发送至下行发射天线。

优选地，该FPGA芯片还用于根据预设的实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b通过公式I和公式II获取实部分量data_i1和虚部分量data_q1，进而获得去除直流分量和镜像分量后的上行信号或下行信号，公式I为data_i1＝data_i-average_i，其中，data_i为上行信号或下行信号的实部分量信号；公式II为data_q1＝a*data_q+b*data_i-average_q，其中，data_q为上行信号或下行信号的虚部分量信号。

优选地，第一射频收发芯片和第二射频收发芯片均为AD80305型号的射频收发芯片。

优选地，该FDD-LTE直放站包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA芯片；其中，第一射频收发芯片和第二射频收发芯片各集成有第一混频器、中频滤波器、模数采样器、前端衰减器、后端衰减器、数模采样器和第二混频器，第一混频器依次通过中频滤波器和模数采样器连接前端衰减器，后端衰减器通过数模采样器连接混频器；上行接收天线连接第一射频收发芯片的第一混频器，下行发射天线连接第一射频收发芯片的第二混频器，第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；下行接收天线连接第二射频收发芯片的第一混频器，上行发射天线连接第二射频发射芯片的第二混频器，第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；

本方法应用于该PFGA芯片，其包括以下步骤：

步骤A：依次通过上行接收天线和第一射频收发芯片接收上行信号；

步骤B：获取该上行信号的功率，以根据该上行信号功率动态调整第一射频收发芯片的前端衰减器的前端增益值和第二射频收发芯片的后端衰减器的衰减值；

步骤C：依次通过第二射频收发芯片和上行发射天线发出上行信号；

步骤D：依次通过下行接收天线和第二射频收发信号接收下行信号；

步骤E：获取该下行信号的下行信号功率，以根据该下行信号功率动态调整第二射频收发芯片的前端衰减器的增益值和第一射频收发芯片的后端衰减器的衰减值；以及

步骤F：依次通过第一射频收发芯片和下行发射天线发出下行信号。

优选地，本方法在步骤A和步骤B之间，或者步骤C和步骤D之间还包括步骤K：根据预设的实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b通过通过公式I和公式II获取实部分量data_i1和虚部分量data_q1，进而获得去除直流分量和镜像分量后的上行信号或下行信号，公式I为data_i1＝data_i-average_i，其中，data_i为上行信号或下行信号的实部分量信号；公式II为data_q1＝a*data_q+b*data_i-average_q，其中，data_q为上行信号或下行信号的虚部分量信号。

优选地，第二射频收发芯片的发射端电性连接第一射频收发芯片的接收端，步骤K的实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b通过以下子步骤获取：

步骤K1：生成并发送出正弦波信号和余弦波信号，该正弦波信号和余弦波信号依次通过第二射频收发芯片和第一射频收发芯片返回；

步骤K2：接收返回的信号，从返回的信号获取预设采样点数量N的实部分量信号为data_i0,虚部分量信号data_q0；

步骤K3：根据各实部分量信号为data_i0和虚部分量信号data_q0通过公式III至公式IX统计获取实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b；

公式III为i∈(0,N)，其中，e_i指实部数据的归一化平方和；

公式IV为i∈(0,N)，其中，e_q指虚部数据的归一化平方和；

公式V为i∈(0,N)，其中，e_iq指实部虚部数据乘积的归一化累加值；

公式VI为a＝1+(e_i-e_q)/(2*e_q)；

公式VII为b＝-((1+A)*e_iq)/e_i其中，A指实部幅度参数b的调节系数；

公式VIII为 $\mathrm{average}\_i=\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\mathrm{data}\_i0\left(i\right)/N,$ i∈(0,N)；

公式IX为 $\mathrm{average}\_q=\underset{i=1}{\overset{N}{\mathrm{\Σ}}}(\mathrm{data}\_q0\left(i\right)*a+b*\mathrm{data}\_i0\left(i\right))/N,$ i∈(0,N)；以及

步骤K4：存储实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b。

优选地，第一射频收发芯片和第二射频收发芯片均为AD80305型号的射频收发芯片。

本实用新型的有益效果至少包括以下几点：

1、本实用新型通过第一射频收发芯片和第二射频收发芯片实现上行信号和下行信号的相关处理，并通过FPGA动态调整第一射频收发芯片和第二射频收发芯片的前端增益值和后端衰减值，实现基站和移动台之间的高质量通讯，相对现有的直放站，大大减少元器件，简化电路布线，缩小直放站的体积，方便后期维护，提高生产效率和降低生产成本；另外，减少噪声干扰信号，优化通信质量。

2、本实用新型的FPGA实时对所接收的信号去除直流分量和镜像分量，优化通信质量。

3、本实用新型可快速自动配置各直放站的去除直流分量和镜像分量参数，有利于批量生产，且参数计算更精准，优化直放站的通信质量。

附图说明

图1为本实用新型FDD-LTE直放站的较佳实施方式的电气连接结构示意图。

图2为本实用新型FDD-LTE直放站的信号处理方法的较佳实施方式的主要流程图。

具体实施方式

下面将结合附图以及具体实施方式，对本实用新型做进一步描述：

请参见1，本实用新型涉及一种FDD-LTE直放站，其较佳实施方式包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA(Field－ProgrammableGate Array，现场可编程门阵列)芯片。其中，第一射频收发芯片和第二射频收发芯片各集成有第一混频器、中频滤波器、模数采样器、前端衰减器、后端衰减器、数模采样器和第二混频器，第一混频器依次通过中频滤波器和模数采样器连接前端衰减器，后端衰减器通过数模采样器连接混频器。

上行接收天线连接第一射频收发芯片的第一混频器，下行发射天线连接第一射频收发芯片的第二混频器，第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；下行接收天线连接第二射频收发芯片的第一混频器，上行发射天线连接第二射频发射芯片的第二混频器，第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片。

上行接收天线用于接收来自移动台的上行信号；该上行信号通过第一射频收发芯片依次进行混频、零中频、滤波、模数采样和增益处理后，以预设采样速率如61.44M输入至FPGA芯片；该FPGA芯片用于获取该上行信号的功率，以根据该上行信号功率动态调整第一射频收发芯片的前端衰减器的前端增益值和第二射频收发芯片的后端衰减器的衰减值，再输出该上行信号；该上行信号通过第二射频收发芯片依次进行衰减、数模采样和混频后发送至上行发射天线；

下行接收天线用于接收来自基站的下行信号；该下行信号通过第二射频收发芯片依次进行混频、零中频、滤波、模数采样和增益处理后，以预设采样速率如61.44M输入至FPGA芯片；该FPGA芯片用于获取该下行信号的下行信号功率，以根据该下行信号功率动态调整第二射频收发芯片的前端衰减器的增益值和第一射频收发芯片的后端衰减器的衰减值，再输出该下行信号；该下行信号通过该第一射频收发芯片依次进行衰减、数模采样和混频后发送至下行发射天线。

本实用新型通过第一射频收发芯片和第二射频收发芯片实现上行信号和下行信号的相关处理，并通过FPGA动态调整第一射频收发芯片和第二射频收发芯片的前端增益值和后端衰减值，实现基站和移动台之间的高质量通讯，相对现有的直放站，大大减少元器件，简化电路布线，缩小直放站的体积，方便后期维护，提高生产效率和降低生产成本；另外，减少噪声干扰信号，优化通信质量。

本实施例中，为去除FPGA芯片所接收的上行信号和下行信号存在的直流分量，该FPGA芯片还用于根据预设的实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b通过公式I和公式II获取实部分量data_i1和虚部分量data_q1，进而获得去除直流分量和镜像分量后的上行信号或下行信号，公式I为data_i1＝data_i-average_i，其中，data_i为上行信号或下行信号的实部分量信号；公式II为data_q1＝a*data_q+b*data_i-average_q，其中，data_q为上行信号或下行信号的虚部分量信号。

如此，FPGA芯片将来自第一射频收发芯片或第二射频收发芯片的接收信号去除直流分量和镜像分量后才输出，可优化通讯质量。

优选地，第一射频收发芯片和第二射频收发芯片均为AD80305型号的射频收发芯片。

本实用新型还涉及一种FDD-LTE直放站的信号处理方法，应用于上述PFGA芯片，其包括以下步骤：

步骤A：依次通过上行接收天线和第一射频收发芯片接收上行信号；

步骤B：获取该上行信号的功率，以根据该上行信号功率动态调整第一射频收发芯片的前端衰减器的前端增益值和第二射频收发芯片的后端衰减器的衰减值；

步骤C：依次通过第二射频收发芯片和上行发射天线发出上行信号；

步骤D：依次通过下行接收天线和第二射频收发信号接收下行信号；

步骤E：获取该下行信号的下行信号功率，以根据该下行信号功率动态调整第二射频收发芯片的前端衰减器的增益值和第一射频收发芯片的后端衰减器的衰减值；以及

步骤F：依次通过第一射频收发芯片和下行发射天线发出下行信号。

本实施例中，本方法在步骤A和步骤B之间，或者步骤C和步骤D之间还包括步骤K：根据预设的实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b通过通过公式I和公式II获取实部分量data_i1和虚部分量data_q1，进而获得去除直流分量和镜像分量后的上行信号或下行信号，公式I为data_i1＝data_i-average_i，其中，data_i为上行信号或下行信号的实部分量信号；公式II为data_q1＝a*data_q+b*data_i-average_q，其中，data_q为上行信号或下行信号的虚部分量信号。

上述步骤A至步骤C实现上行链路的通信，步骤D至步骤F实现下行链路的通信，上行链路的通信步骤和下行链路的通信步骤之间没有先后时序之分，图2仅给出其中一种可能方案，图2的流程顺序不限定本方法保护范围。

优选地，第二射频收发芯片的发射端电性连接第一射频收发芯片的接收端(仅在参数计算时电性连接，正常通信中不连接)，步骤K的实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b通过以下子步骤获取：

步骤K1：生成并发送出正弦波信号和余弦波信号，该正弦波信号和余弦波信号依次通过第二射频收发芯片和第一射频收发芯片返回；如此，正弦波信号和余弦波信号在链路传输中产生的直流分量和镜像分量可直接由FPGA芯片获取。

步骤K2：接收返回的信号，从返回的信号获取预设采样点数量N的实部分量信号为data_i0,虚部分量信号data_q0；优选地，N可为128。

步骤K3：根据各实部分量信号为data_i0和虚部分量信号data_q0通过公式III至公式IX统计获取实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b；

公式III为i∈(0,N)，其中，e_i指实部数据的归一化平方和；

公式IV为i∈(0,N)，其中，e_q指虚部数据的归一化平方和；

公式V为i∈(0,N)，其中，e_iq指实部虚部数据乘积的归一化累加值；

公式VI为a＝1+(e_i-e_q)/(2*e_q)；

公式VII为b＝-((1+A)*e_iq)/e_i，其中，A指实部幅度参数b的调节系数；

公式VIII为 $\mathrm{average}\_i=\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\mathrm{data}\_i0\left(i\right)/N,$ i∈(0,N)；

公式IX为 $\mathrm{average}\_q=\underset{i=1}{\overset{N}{\mathrm{\Σ}}}(\mathrm{data}\_q0\left(i\right)*a+b*\mathrm{data}\_i0\left(i\right))/N,$ i∈(0,N)。

步骤K4：存储实部直流分量参数average_i、虚部直流分量参数average_q、虚部幅度参数a和实部幅度参数b。

如此，相对手动配置，通过此方式快速自动配置各直放站的参数，有利于批量生产，且参数计算更精准，优化直放站的通信质量。

对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本实用新型权利要求的保护范围之内。

Claims (2)

1.一种FDD-LTE直放站，其特征在于：其包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA芯片；其中，第一射频收发芯片和第二射频收发芯片各集成有第一混频器、中频滤波器、模数采样器、前端衰减器、后端衰减器、数模采样器和第二混频器，第一混频器依次通过中频滤波器和模数采样器连接前端衰减器，后端衰减器通过数模采样器连接混频器；

上行接收天线连接第一射频收发芯片的第一混频器，下行发射天线连接第一射频收发芯片的第二混频器，第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；下行接收天线连接第二射频收发芯片的第一混频器，上行发射天线连接第二射频发射芯片的第二混频器，第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片。

2.如权利要求1所述的FDD-LTE直放站，其特征在于：第一射频收发芯片和第二射频收发芯片均为AD80305型号的射频收发芯片。