CN204537238U - 一种基于fpga的单sram实现乒乓算法的电路 - Google Patents
一种基于fpga的单sram实现乒乓算法的电路 Download PDFInfo
- Publication number
- CN204537238U CN204537238U CN201520205086.1U CN201520205086U CN204537238U CN 204537238 U CN204537238 U CN 204537238U CN 201520205086 U CN201520205086 U CN 201520205086U CN 204537238 U CN204537238 U CN 204537238U
- Authority
- CN
- China
- Prior art keywords
- sram
- address block
- fpga
- module
- table tennis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Image Processing (AREA)
Abstract
本实用新型公布了一种基于FPGA的单SRAM实现乒乓算法的电路，其特征在于：包括一片FPGA和一片SRAM；所述FPGA包括第一模块和第二模块，所述SRAM包括第一地址块和第二地址块；所述两个模块和两个地址块之间通过I/O口相互连接。本实用新型仅需一片SRAM芯片即可满足图像处理对数据缓存的要求，实现乒乓算法的功能，在降低成本、节约资源及提高工程效率方面具有明显效果。
Description
技术领域
本实用新型涉及红外成像的实时矫正领域，特别是涉及用于大面积缓存数据实时图像处理领域的基于FPGA的单SRAM实现乒乓算法的电路。
背景技术
基于FPGA的实时图像处理方案，在红外图像采集过程中具有重要作用，弥补了红外探测器性能不佳的现状，增强了红外图像的可视度。
常用的图像处理算法——例如直方图拉伸、DDE增强等，均是建立在整幅图像信息的基础上，在具体实现过程中，通常先将整幅图像数据缓存到外部存储空间，再对缓存数据进行处理、输出。
为了保持图像处理过程的连续性，防止图像处理任务对数据接收造成阻塞，常采用两片存储芯片交替工作的乒乓算法实现对图像处理过程中的数据流控制。该方案中，两片存储芯片不仅增加了生产成本，而且占用了有限的I/O口，增大了电路设计的难度。
发明内容
本实用新型目的在于针对现有技术的缺陷提供一种成本低、资源利用率高的基于FPGA的单SRAM实现乒乓算法的电路。
本实用新型为实现上述目的，采用如下技术方案：
一种基于FPGA的单SRAM实现乒乓算法的电路，其特征在于：包括一片FPGA和一片SRAM；所述FPGA包括第一模块和第二模块，所述SRAM包括第一地址块和第二地址块；所述两个模块和两个地址块之间通过I/O口相互连接。
其进一步特征在于：所述两个模块交替占用I/O口。
所述第一地址块和第二地址块可以根据所需空间大小，可适当调整该地址块的大小。
所述第一地址块和第二地址块也可以均分所述SRAM空间大小。
进一步的：上述第一模块、第二模块交替与第一地址块或第二地址块连接。
本实用新型提出了一种基于FPGA的单SRAM实现乒乓算法的电路，该电路仅需一片SRAM芯片即可满足图像处理对数据缓存的要求，实现乒乓算法的功能，在降低成本、节约资源及提高工程效率方面具有明显效果。
附图说明
图1是本实用新型的硬件结构图。
图2是本实用新型的工作流程图。
图3是本实用新型的一种实施例。
具体实施方式
下面将参考附图详细说明本实用新型的实施例。
图1是本实用新型一种基于FPGA的单SRAM实现乒乓算法的电路图。如图1所示，该电路包括：一片FPGA 1、一片SRAM 2，并且FPGA 1及SRAM 2通过I/O口3相连。
图1中FPGA 1中实例化的两个模块：第一模块4、第二模块5，两模块的作用是协调模块间对于I/O口3的操作，防止不同模块同时对I/O口3操作时产生冒险，可根据不同的使用情况，填充额外的处理函数。当标志位6置位时，第一模块4获得I/O口3的使用权，当标志位7置位时，第二模块5获得I/O口3的使用权，运行开始时标志位6、7均置零，从而保证在两模块交替占用I/O口3的过程中，不会出现同时访问I/O口的危险情况发生。
标志位和时间片没有必然的联系，但是在一个时间片周期内，两个标志位至少各置位一次，以保证模块的并发运行。标志位由相应模块控制，因此在模块不使用SRAM时应主动将标志位置零，让出SRAM的使用权，此时模块依然可以继续运行，当模块需要占用SRAM时需先查询另一模块标志位是否置位，仅当另一模块标志位置零时，可以重新获得SRAM使用权，并且需要立即将自身标志位置位。
图1中SRAM中具有两个连续的第一地址块8和第二地址块9，根据所需空间大小，可适当调整该地址块的大小，实施例中采用等分SRAM地址空间的方法。将SRAM划分不同的地址块主要是模拟两块SRAM的功能，在大量数据处理的过程中起到数据缓存的作用，使功能模块化。
图2是本实用新型一种基于FPGA的单SRAM实现乒乓算法的电路的工作流程图。如图2所示，主要包括：10状态1、11标志位1、14状态2、15标志位2。
图2中12、13、16、17表示模块和地址块的对应关系，例如12表示在状态1时第一模块处理第一地址块中的数据；13表示在状态1时第二模块处理第二地址块中的数据。由于地址块之间没有交集，因此可以保证两模块同时对SRAM操作时的数据完整性。
图2中11标志位1表示10状态1是否处理结束，如果处理结束，交换模块和地址块之间的对应关系，否则继续处理本地址块中的数据；15标志位2表示14状态2是否处理结束，如果处理结束，交换模块和地址块之间的对应关系，否则继续处理本地址块中的数据。
图3是本实用新型在实时红外图像处理中的一种应用实例：
图3中步骤18是一块红外阵列，以单个像素点为单位，周期性的输出采集到的红外图像。
图3中步骤19是FPGA中实例化得第一模块，该模块在接收步骤18的输出数据的同时，完成图像的盲元补偿、两点矫正等数据预处理工作，并将处理后的图像数据缓存到相应的SRAM地址块。
步骤19在处理数据的同时，统计图像的直方图，并在一幅图像接收完成后将直方图数据写入SRAM，处理结束，交换地址块对应关系，转到下一状态。
图3中步骤20是FPGA中实例化得第二模块，该模块在开始时，从SRAM读取步骤19写入的图像直方图数据，并根据该数据，完成对存储在相应地址块中数据的图像处理工作，例如直方图拉伸等。
本实施例中采用的时间片大小为步骤18的像素输出周期。当有数据输出时，步骤19首先占用SRAM，在将处理后的数据写入到SRAM后，步骤20利用剩余的时间片占用SRAM，完成整幅图像的数据处理工作。
图3中步骤21完成图像的显示功能，负责将步骤20中处理完成的数据以图像形式显示在监视器上。
本实用新型只是一个功能模块，可嵌入到其他方案中使用，旨在解决在某些使用乒乓算法的实时图像处理系统中对于两块SRAM的依赖，从而降低生产成本，提高工程效率。
Claims (5)
1.一种基于FPGA的单SRAM实现乒乓算法的电路，其特征在于：包括一片FPGA和一片SRAM；所述FPGA包括第一模块和第二模块，所述SRAM包括第一地址块和第二地址块；所述两个模块和两个地址块之间通过I/O口相互连接。
2.根据权利要求1所述的基于FPGA的单SRAM实现乒乓算法的电路，其特征在于：所述两个模块交替占用I/O口。
3.根据权利要求1所述的基于FPGA的单SRAM实现乒乓算法的电路，其特征在于：所述第一地址块和第二地址块空间大小不相等。
4.根据权利要求1所述的基于FPGA的单SRAM实现乒乓算法的电路，其特征在于：所述第一地址块和第二地址块均分所述SRAM空间大小。
5.根据权利要求1-4任一项所述的基于FPGA的单SRAM实现乒乓算法的电路，其特征在于：所述第一模块、第二模块交替与第一地址块或第二地址块连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520205086.1U CN204537238U (zh) | 2015-04-07 | 2015-04-07 | 一种基于fpga的单sram实现乒乓算法的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520205086.1U CN204537238U (zh) | 2015-04-07 | 2015-04-07 | 一种基于fpga的单sram实现乒乓算法的电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204537238U true CN204537238U (zh) | 2015-08-05 |
Family
ID=53751211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520205086.1U Active CN204537238U (zh) | 2015-04-07 | 2015-04-07 | 一种基于fpga的单sram实现乒乓算法的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204537238U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108024074A (zh) * | 2017-10-17 | 2018-05-11 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于sopc的小型化红外成像方法 |
-
2015
- 2015-04-07 CN CN201520205086.1U patent/CN204537238U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108024074A (zh) * | 2017-10-17 | 2018-05-11 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于sopc的小型化红外成像方法 |
| CN108024074B (zh) * | 2017-10-17 | 2020-05-01 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于sopc的小型化红外成像方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112012000749B4 (de) | Techniken zum Verwalten des Stromverbrauchszustands eines Prozessors | |
| DE112014000938B4 (de) | Verfahren und Vorrichtung zur Stromeinsparung in einer Anzeige-Pipeline durch Herunterfahren von inaktiven Komponenten | |
| DE112011103209B4 (de) | Verfahren, vorrichtung und system zur steuerung von anzeigeaktivität | |
| DE112017003334T5 (de) | Lastreduzierte nichtflüchtige speicherschnittstelle | |
| CN104835111A (zh) | 一种基于fpga的单sram实现乒乓算法的方法及实时红外图像处理方法 | |
| CN107329720B (zh) | 一种基于zynq的雷达图像显示加速系统 | |
| CN102460503A (zh) | 显示源图像的变形版本的设备和方法 | |
| WO2020113966A1 (zh) | 一种高效能融合服务器架构 | |
| US20140267336A1 (en) | Data transmission for display partial update | |
| CN104717485A (zh) | 一种基于fpga的vga接口裸眼3d显示系统 | |
| DE102015202513A1 (de) | Vorrichtung und Verfahren zur Datenspeicherung sowie Datenverarbeitungssystem damit | |
| CN106817545A (zh) | 一种快速多分辨率视频图像镜像旋转处理系统 | |
| CN101599167B (zh) | 存储器的存取方法 | |
| CN203787060U (zh) | 一种具有多vga输出接口的显示屏测试装置 | |
| CN103237157A (zh) | 一种实时高清视频图像转置器 | |
| CN204537238U (zh) | 一种基于fpga的单sram实现乒乓算法的电路 | |
| JP2018050198A5 (ja) | 情報処理装置、その制御方法、及びプログラム | |
| KR102619668B1 (ko) | 슬라이스 업데이트 맵을 이용하는 장치 및 방법 | |
| CN103813125B (zh) | 一种多路数字图像处理系统 | |
| DE102014117564A1 (de) | Adaptive teilweise bildschirmaktualisierung mit dynamischer hintergrundbeleuchtungssteuerungsmöglichkeit | |
| CN203503009U (zh) | 高速图形压缩设备 | |
| Martins et al. | Configurable Cache Memory Architecture for Low-Energy Motion Estimation | |
| DE102022117746A1 (de) | Speicherschnittstelle mit energiesparendem übertragungsmodus | |
| CN104156907A (zh) | 一种基于fpga的红外预处理存储系统及存储方法 | |
| CN103680402B (zh) | 一种基于leon3软核cpu的异步全彩led显示控制系统及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |