CN204516202U - 一种基于可编程逻辑器件的数字电路实验系统 - Google Patents
一种基于可编程逻辑器件的数字电路实验系统 Download PDFInfo
- Publication number
- CN204516202U CN204516202U CN201520210822.2U CN201520210822U CN204516202U CN 204516202 U CN204516202 U CN 204516202U CN 201520210822 U CN201520210822 U CN 201520210822U CN 204516202 U CN204516202 U CN 204516202U
- Authority
- CN
- China
- Prior art keywords
- chip
- pld
- programmable logic
- logic device
- digital circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型提供一种基于可编程逻辑器件的数字电路实验系统,包括一电源、一计算机、一设有显示屏的单片机系统、至少一可编程逻辑器件以及一数字电路实验箱,所述电源为单片机系统、可编程逻辑器件以及数字电路实验箱供电,数字电路实验箱包括复数个仿真芯片插座,所述可编程逻辑器件上的输入/输出引脚与所述仿真芯片插座的引脚相连接,且连接的关系为一一对应连接,其连接的数量由仿真芯片插座的数量决定;计算机连接单片机系统,单片机系统连接可编程逻辑器件。本实用新型的优点:可仿真74系列及CD4000系列的各型号数字逻辑芯片,降低芯片损坏,减少实验经费,实验的准备和实验完成的检查工作更加简单。
Description
【技术领域】
本实用新型涉及一种电子技术领域,特别涉及一种基于可编程逻辑器件的数字电路实验系统。
【背景技术】
数字电子技术实验是电子类专业的主要实验课程,其课程的主要目的是通过实验使学生掌握数字逻辑芯片的使用方法和数字逻辑单元电路的功能。目前通常采用74系列中小规模数字芯片进行实验。
目前的数字电子技术实验由数字电路实验箱来完成。数字电路实验箱主要提供电源、脉冲信号模块、逻辑开关、指示灯、按键、蜂鸣器、数码管以及一用于搭接电路的面包板等,并由学生在面包板上利用74系列芯片或CD4000系列数字逻辑芯片搭建数字电路,完成实验的过程。该课程设计的主要目的是让学生能够自己动手搭建电路,并在实验的过程中掌握数字逻辑芯片的使用方法以及数字逻辑单元电路的功能。
现有数字电路实验箱存在的技术问题有:
(1)74系列的型号数量很多,达180多种。因教学经费限制,实验室不可能准备所有的型号,只能准备少数典型的数字芯片,限制了学生在设计实验方案时的选择范围;
(2)每次实验前,教师需要检查、分发多种芯片,种类和数量都很多。实验完成后,教师需要回收、按型号进行分类、并检查芯片是否损坏,工作量很大;
(3)损耗较大。因学生初学本课程,经常出现由电源接反损坏芯片的现象,每个学期都需要采购一批新的芯片。
【发明内容】
本实用新型要解决的技术问题,在于提供一种基于可编程逻辑器件的数字电路实验系统,其利用可编程逻辑器件,在单片机编程控制下,仿真实现并替代目前电子技术实验中所需的具体芯片,对学生而言,可选择的数字芯片型号不受限制,与实际的74系列芯片(或CD4000系列数字逻辑芯片)具有相同的逻辑功能,因此,本实用新型不仅让学生能够自己动手搭建电路,并在实验的过程中掌握数字逻辑芯片的使用方法以及数字逻辑单元电路的功能,同时,本实用新型减少了实际芯片的损耗,大大减少了教师的实验准备和回收工作。为准备新的实验项目,教师只需要对FPGA编程,写入所需要的74系列芯片(或CD4000系列数字逻辑芯片)的组合即可。
本实用新型通过以下技术方案解决上述技术问题;
一种基于可编程逻辑器件的数字电路实验系统,包括一电源、一计算机、一设有显示屏的单片机系统、至少一可编程逻辑器件以及一数字电路实验箱,所述电源为所述单片机系统、可编程逻辑器件以及数字电路实验箱供电,所述数字电路实验箱包括复数个仿真芯片插座,所述可编程逻辑器件上的输入/输出引脚与所述仿真芯片插座的引脚相连接,且连接的关系为一一对应连接,其连接的数量由仿真芯片插座的数量决定;所述计算机连接所述单片机系统,所述单片机系统连接所述可编程逻辑器件。
进一步地,所述可编程逻辑器件为FPGA芯片或CPLD芯片。
进一步地,所述单片机系统还包括一单片机最小系统、一Flash存储器以及复数个按键,所述Flash存储器、显示屏以及复数个按键均连接至所述单片机最小系统,所述单片机最小系统分别连接所述计算机和所述可编程逻辑器件。
进一步地,所述数字电路实验箱还包括数码管、逻辑开关、脉冲信号模块、按键、蜂鸣器以及指示灯。
本实用新型具有如下优点:
1、本实用新型所实现的仿真芯片,对于学生或者实验者而言,可认为所述仿真芯片插座即为真正的实验芯片(一般为74系列芯片),其实现的过程,对于实验者而言是透明的;
2、由于可编程逻辑器件(以FPGA芯片为例)可以实现目前所有74系列芯片的功能,所以一个售价约70元的FPGA可以同时实现10个以上74系列芯片,可以满足综合性数字电子技术实验的要求,减少了实验经费的支出;
3、各仿真芯片插座对应的74系列的电源引脚和地引脚,作为使能端使用,与实际的芯片相比,其损坏率更低;
4、对于教师而言,实验的准备和实验完成的检查工作更加简单。使用实际的芯片,教师需要发放、回收、检查、分类。基于本实用新型,可以大大减少老师的工作量;
5、基于本实用新型的进行实验,其整个过程,由于不需要借用实际的芯片,也可以由学生完成,即可以进行开放实验。
【附图说明】
下面参照附图结合实施例对本实用新型作进一步的说明。
图1为本实用新型基于可编程逻辑器件的数字电路实验系统的结构示意图。
图2为本实用新型单片机配置FPGA芯片的电路图。
图3为本实用新型具体应用例子——学生实验操作的电路图。
【具体实施方式】
在详述本实用新型具体实施例前,先介绍一下可编程逻辑器件。
可编程逻辑器件是一种可以自由编程处理用户程序的一种处理器,可编程逻辑器件里面包含微处理器,主要类型有两种:一是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。在本实用新型中,采用可编程逻辑器件的原因之一是利用其可多次编程的特点,由于本实用新型应用于数字电子技术实验系统,实验的次数不可计量,而CPLD芯片较FPGA芯片的不足之处在于,CPLD芯的写入次数有限制,因此,以FPGA芯片作为本实用新型较佳实施例进行详细说明。
FPGA芯片的技术背景:
(1)FPGA芯片具有较多的逻辑单元和较多的输入/输出引脚(即I/O接口),可实现复杂的逻辑功能。以ALTERA的Cyclone系列EP1C6Q240C8N芯片为例,市场售价约为70元,具有5980可编程逻辑单元,185个输入/输出引脚。因此,一个EP1C6Q240C8N芯片可仿真实现10个以上引脚数为16的74系列芯片,可以满足综合性实验的要求;
(2)FPGA芯片是由存放在其片内RAM中的程序来设置其工作状态的,因此,工作时需要对片内的RAM进行编程,根据不同的模式,可以仿真出不同组合的74系列的数字逻辑芯片以及不同组合的CD4000系列的数字逻辑芯片;
(3)FPGA能够反复使用,加电时,可通过单片机系统配置FPGA芯片,配置完成后,FPGA芯片进入工作状态。只要具备ICR(In CircuitReconfigurable,在电路可重配置)功能的FPGA芯片均可适用于本实用新型。提出具体的FPGA芯片型号,仅为了更方便地说明问题。
以下详述本实用新型一种基于可编程逻辑器件的数字电路实验系统的较佳实施例:
请参阅图1,一种基于可编程逻辑器件的数字电路实验系统,包括一电源1、一计算机2、一设有显示屏34的单片机系统3、至少一可编程逻辑器件4以及一数字电路实验箱5,所述电源1为所述单片机系统3、可编程逻辑器件4以及数字电路实验箱5供电,所述数字电路实验箱5包括复数个仿真芯片插座51,所述可编程逻辑器件4上的输入/输出引脚与所述仿真芯片插座51的引脚相连接,且连接的关系为一一对应连接,其连接的数量由仿真芯片插座的数量决定(由可编程逻辑器件的输入/输出引脚可比仿真芯片插座使用的引脚多,例如,型号为EP1C6Q240C8N的FPGA芯片,共有240个引脚,其中有185个可用的输入、输出引脚,但是即便使用了10个仿真芯片,每个仿真芯片插座有16个引脚,也只使用了160个引脚,因此,其连接的数量根据实验中需要用的仿真芯片插座的数量设定);所述计算机2连接所述单片机系统3,所述单片机系统3连接所述可编程逻辑器件4。所述数字电路实验箱5还包括数码管52、逻辑开关53、脉冲信号模块54、按键55、蜂鸣器56以及指示灯57。所述可编程逻辑器件4为FPGA芯片或CPLD芯片。
现以FPGA芯片为例,详细说明本实用新型具体实施方式。
在本实施例中,所述电源1,提供+5V、2A的电源,供给数字电路实验箱5和单片机系统3,然后通过一稳压电路11产生3.3V 0.5A的电源,供给FPGA芯片4和Flash存储器32。
所述单片机系统3还包括一单片机最小系统31(例如,MCS51最小系统,单片机最小系统内的单片机可选用STC12C5A60S2单片机,其指令代码完全兼容传统8051)、一Flash存储器32以及复数个按键33(一般设置四个按键),所述Flash存储器32、显示屏34以及复数个按键33均连接至所述单片机最小系统31,所述单片机最小系统31分别连接所述计算机2和所述FPGA芯片4。
其中,所述Flash存储器32用于保存对应于不同型号的仿真芯片组合的FPGA芯片4的配置数据,其容量应该大于所述配置数据大小。以EP1C6Q240C8N为例,在不进行数据压缩的情况下,配置数据需要145902字节,约为143K字节。所述Flash存储器32可选用MX25L1606E,其容量为2048K字节,可存储14组不同的配置数据。单片机最小系统31通过并口读写MX25L1606E芯片。
所述显示屏34一般选用液晶显示屏,可选的型号为LCD12864,其驱动芯片为ST7920,一次可显示32个汉字或64个字符。单片机最小系统通过串行口控制液晶显示屏。
所述复数个按键33,用于选择和查看当前的仿真芯片的组合,一般设置四个按键,其功能分别为“上移”、“下移”、“确定”、“取消”。单片机系统3根据按键33,控制显示屏34,并确认所选择的仿真芯片组合。所述四个按键33直接与单片机最小系统31的输入/输出引脚相连。
所述单片机最小系统31,通过UART口,与计算机2的RS232串口相连,并将TTL电平转换为RS232电平。所述单片机最小系统31与计算机2之间的通信方式还可以采用无线通讯、wifi、RS485、USB、蓝牙等实现。
所述单片机最小系统31采用串行方式通过输入/输出引脚与所述FPGA芯片4进行连接,其连接图请参阅图2所示。所述FPGA芯片4需要连接的引脚为:nSTATUS,nCONFIG,CONF_DONE,DCLK,DATA0,nCE0,MSEL0,MSEL1。其中MSEL1固定接3.3V电源,MSEL0固定接0V,nCE0固定接0V。nSTATUS,nCONFIG,CONF_DONE,DCLK,DATA0与单片机连接。整个配置过程包括复位、配置和初始化三个阶段,简述如下:
复位阶段:所述FPGA芯片4上电后进入复位状态。nCONFIG被置为低电平,使FPGA芯片4进入复位状态。
配置阶段:单片机控制nCONFIG由低电平变化到高电平,启动配置过程。当nSTATUS和nCONFIG同时为高电平时,说明FPGA芯片准备接收配置数据,配置阶段开始。在配置过程中,由单片机产生DCLK,并根据用户选择的仿真芯片的组合,从Flash存储器32中读出所述配置数据,按照低位优先的原则,将数据按位输出到DATA0引脚,FPGA在DCLK的上升沿接收数据。成功接收到所有数据后,FPGA的CONF_DONE引脚变为高电平。
初始化阶段:在配置成功后,单片机继续送出10个DCLK,以保证FPGA芯片4完成初始化,然后进入用户正常工作状态。单片机将仿真芯片的对应型号,显示在显示屏上,供实验者查看。
所述配置数据的产生过程如下:
步骤10,在计算机上,选择需要使用的仿真芯片插座51的编号;在计算机2上,为各个所选编号对应的仿真芯片插座51确定一个对应的仿真芯片的型号,(例如,根据需要选择74系列仿真芯片的型号,以及每种型号对应的数量,确定各仿真芯片对应的仿真芯片插座的编号),而后由计算机2生成各所述型号的仿真芯片的分配信息,并自动生成各所述型号的仿真芯片与FPGA芯片4的引脚对照表;
步骤20、在计算机2上,通过支持FPGA/CPLD开发的软件,采用电路原理图输入的方式,输入所述各所述型号的仿真芯片;
步骤30、在计算机2上,通过所述软件,根据步骤10产生的所述引脚对照表,将电路原理图上的对应各型号的仿真芯片,锁定在所述FPGA芯片4的引脚上,并经过所述软件的编译、转换,生成能下载的配置数据,保存在计算机上。需要说明的是:所述支持FPGA/CPLD开发的软件有多种,这里列举三种:QuartusII软件、MaxplusII软件、或Xilinx的ISE软件。本实用新型所涉及的配置数据的格式为.rbf文件,即为二进制的配置文件。
步骤40、计算机将所述分配信息及所述配置数据,通过RS232总线,发送给单片机,单片机将FPGA芯片4的配置数据保存在FLASH存储器中,由单片机系统3实现对所述FPGA芯片4的编程。
因74系列的芯片,以14个引脚和16个引脚为多数,故本实用新型采用16个引脚为一组。也可以根据实际需要,设计少数个20个引脚的仿真芯片插座。本实施例中,FPGA芯片对应的输入/输出引脚,以16个引脚为一组,构成一个仿真芯片,其引脚引到各仿真插座上。不同的FPGA可构成不同数量的仿真芯片。每个仿真芯片,可以正常实现16个引脚以下的74系列芯片的逻辑功能。
现在以一个实际数字电子技术实验为例,说明本实用新型实验系统的操作过程:设一个综合性的数字电子实验,需要1个74LS148(引脚数16),1个74LS138(引脚数16),1个74LS20(引脚数14),1个74LS00(引脚数14),2个74LS90(引脚数14),2个74LS48(引脚数16)芯片,共计8个芯片。实现的步骤如下:
步骤10、在计算机上,在10个可供选择的仿真芯片插座中,选择需要使用的仿真芯片插座的编号,如选择1-8;在计算机上,为1-8编号的仿真芯片插座,逐一确定一个对应的仿真芯片型号。如1-74LS48,2-74LS138,3-74LS20,4-74LS00,5-74LS90,6-74LS90,7-74LS48,8-74LS48。由计算机生成仿真芯片的分配信息,并自动生成各所述型号的仿真芯片与FPGA芯片的引脚对照表;
步骤20、在计算机上,利用支持FPGA/CPLD开发的软件,采用原理图输入的方法,输入以上8个仿真芯片。
步骤30、在计算机上,利用所述软件,根据步骤10产生的仿真芯片的引脚对照表,将原理图上的对应芯片,锁定在FPGA的引脚上,并经过编译、转换,生成可供下载的配置数据。由于仿真芯片的引脚数为16,而74LS00和74LS20的引脚数为14,则对应的仿真芯片插座的第8和第9脚应设计为空引脚,不具备具体的功能;所述步骤10中生成的分配信息、引脚对照表以及步骤4所生成的配置数据,均以工程文件的形式保存,当下次需要使用相同的实验芯片组合时,可以直接调用。
步骤40、计算机通过RS232总线,将所述分配信息及所述配置数据,发送给单片机,由单片机实现对FPGA芯片的编程,同时,单片机将仿真芯片的信息显示在显示屏上。
步骤50、学生根据液晶显示屏的显示,使用对应的仿真芯片插座,即完成实际的数字电子技术实验。
所述分配信息、引脚对照表以及配置数据,均以工程文件的形式保存,当下次需要使用相同的实验芯片组合时,可以直接调用。
现以74LS138+74LS20构成逻辑函数发生器Y=ABC+A’B’C’+AB’C为例,详述学生实验过程,其电路连接方式请参阅图3:
已知2#仿真芯片插座对应的仿真芯片为74LS138(引脚数16),3#仿真芯片插座对应的仿真芯片为74LS20(引脚数14),学生需使用导线完成逻辑开关、仿真芯片插座、指示灯间的连接,步骤如下:
步骤51、将2#仿真芯片插座的第16引脚即电源引脚,接至高电平,第8引脚接地;将3#仿真芯片插座的第16引脚接至高电平,第7引脚接地。本步骤相当于为74LS138和74LS20芯片接上电源;
步骤52、将2#仿真插座的第1、第2、第3引脚分别接到三个逻辑开关,代表输入变量A、B、C,将2#仿真插座的第4、第5引脚接地,2#仿真插座的第6引脚接到高电平,表示使能端接入有效电平;
步骤53、将2#仿真插座的第7、第10、第15引脚分别接到3#仿真插座的第1、第2、第4引脚,将3#仿真插座的第6引脚接到指示灯;
步骤54、通过拨动三个逻辑开关,使其产生相异的八种状态,验证对应指示灯的状态,即可完成实验。
上述均以一个FPGA芯片为例,在实际应用过程中还可以使用多个FPGA芯片,仅需要由单片机分别控制每一个FPGA芯片的nCE0引脚,可实现更多的仿真芯片。
与实际的74系列芯片不同的是,本实用新型,仿真74系列芯片的电源和接地端,作为使能端使用,即当电源端接入高电平,接地端接入低电平时,仿真芯片才可以正常工作。当实验者接反电源和地时,与实际的74系列芯片将损坏不同的是,本实用新型仿真芯片只是不能正常工作,不会产生不可逆的破坏,从而减少了芯片损耗。
本实用新型利用可编程逻辑器件实现仿真芯片,代替74系列数字逻辑芯片,可以较低的成本,实现仿真出多个的74系列芯片,供数字电子技术实验使用。同时,本实用新型还可以用于仿真实现CD4000系列的数字逻辑芯片,只是为了叙述方便,仅强调了74系列的逻辑芯片。
本实用新型具体优点分析如下:
1、本实用新型所实现的仿真芯片,对于学生或者实验者而言,可认为所述仿真芯片插座即为真正的实验芯片(一般为74系列芯片),其实现的过程,对于实验者而言是透明的;
2、由于可编程逻辑器件(以FPGA芯片为例)可以实现目前所有74系列芯片的功能,所以一个售价约70元的FPGA可以同时实现10个以上74系列芯片,可以满足综合性数字电子技术实验的要求,减少了实验经费的支出;
3、各仿真芯片插座对应的74系列的电源引脚和地引脚,作为使能端使用,与实际的芯片相比,其损坏率更低;
4、对于教师而言,实验的准备和实验完成的检查工作更加简单。使用实际的芯片,教师需要发放、回收、检查、分类。基于本实用新型,可以大大减少老师的工作量;
5、基于本实用新型的进行实验,其整个过程,由于不需要借用实际的芯片,也可以由学生完成,即可以进行开放实验。
虽然以上描述了本实用新型的具体实施方式,但是熟悉本技术领域的技术人员应当理解,我们所描述的具体的实施例只是说明性的,而不是用于对本实用新型的范围的限定,熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化,都应当涵盖在本实用新型的权利要求所保护的范围内。
Claims (4)
1.一种基于可编程逻辑器件的数字电路实验系统,其特征在于,包括一电源、一计算机、一设有显示屏的单片机系统、至少一可编程逻辑器件以及一数字电路实验箱,所述电源为所述单片机系统、可编程逻辑器件以及数字电路实验箱供电,所述数字电路实验箱包括复数个仿真芯片插座,所述可编程逻辑器件上的输入/输出引脚与所述仿真芯片插座的引脚相连接,且连接的关系为一一对应连接,其连接的数量由仿真芯片数量决定;所述计算机连接所述单片机系统,所述单片机系统连接所述可编程逻辑器件。
2.根据权利要求1所述的一种基于可编程逻辑器件的数字电路实验系统,其特征在于,所述可编程逻辑器件为FPGA芯片或CPLD芯片。
3.根据权利要求1所述的一种基于可编程逻辑器件的数字电路实验系统,其特征在于,所述单片机系统还包括一单片机最小系统、一Flash存储器以及复数个按键,所述Flash存储器、显示屏以及复数个按键均连接至所述单片机最小系统,所述单片机最小系统分别连接所述计算机和所述可编程逻辑器件。
4.根据权利要求1所述的一种基于可编程逻辑器件的数字电路实验系统,其特征在于,所述数字电路实验箱还包括数码管、逻辑开关、脉冲信号模块、按键、蜂鸣器以及指示灯。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520210822.2U CN204516202U (zh) | 2015-04-09 | 2015-04-09 | 一种基于可编程逻辑器件的数字电路实验系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520210822.2U CN204516202U (zh) | 2015-04-09 | 2015-04-09 | 一种基于可编程逻辑器件的数字电路实验系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204516202U true CN204516202U (zh) | 2015-07-29 |
Family
ID=53714151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520210822.2U Expired - Fee Related CN204516202U (zh) | 2015-04-09 | 2015-04-09 | 一种基于可编程逻辑器件的数字电路实验系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204516202U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104778885A (zh) * | 2015-04-09 | 2015-07-15 | 福建工程学院 | 一种基于可编程逻辑器件的数字电路实验系统和方法 |
CN110706537A (zh) * | 2019-10-10 | 2020-01-17 | 焦作大学 | 基于虚拟芯片和无线管理的数字电路实训平台及应用方法 |
-
2015
- 2015-04-09 CN CN201520210822.2U patent/CN204516202U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104778885A (zh) * | 2015-04-09 | 2015-07-15 | 福建工程学院 | 一种基于可编程逻辑器件的数字电路实验系统和方法 |
CN110706537A (zh) * | 2019-10-10 | 2020-01-17 | 焦作大学 | 基于虚拟芯片和无线管理的数字电路实训平台及应用方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104778885A (zh) | 一种基于可编程逻辑器件的数字电路实验系统和方法 | |
CN204832267U (zh) | 一种芯片测试平台 | |
CN106680697A (zh) | 一种数字信号处理器试验检测装置 | |
CN103186103B (zh) | 星载设备模拟器及整星模拟系统 | |
CN104698950B (zh) | 一种外围设备控制方法、微控制器、上位机及系统 | |
CN204789908U (zh) | 基于LabVIEW的电路板自动测试系统 | |
CN105718339A (zh) | 一种fpga/cpld 远程调试系统及方法 | |
CN102495646B (zh) | 一种具有可重构功能的飞轮模拟器 | |
CN104504974A (zh) | 单片机系统设计与开发实验仪 | |
CN202502660U (zh) | 一种可编程的数字逻辑电路基础实验板 | |
CN112596743B (zh) | 一种基于jtag接口的军用fpga通用重构电路 | |
CN101989390A (zh) | 多核心嵌入式教学科研平台 | |
CN203376909U (zh) | 基于fpga的新型微机原理与接口实验系统 | |
CN204516202U (zh) | 一种基于可编程逻辑器件的数字电路实验系统 | |
CN102508752A (zh) | 一种单片机硬件仿真器和仿真方法 | |
CN107526614B (zh) | Fpga开发板的通信方法 | |
CN109918250A (zh) | 一种服务器电源时序测试的方法、装置及可读存储介质 | |
CN112114899A (zh) | 一种芯片调试系统及调试器 | |
CN202171889U (zh) | 便携通用型cpld/fpga教学实验仪 | |
CN202677381U (zh) | 1553b 协议仿真测试仪 | |
CN202110904U (zh) | 一种程控电阻 | |
CN111897282B (zh) | 一种基于x86平台的软plc系统 | |
CN107679282A (zh) | 电荷泵的仿真方法及仿真装置 | |
CN100562822C (zh) | 数控机床刀架的建模仿真方法 | |
CN205003935U (zh) | 一种单片机实训装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150729 Termination date: 20190409 |