CN204498103U - 一种保持锁相调频电路输出带宽稳定的数字补偿装置 - Google Patents
一种保持锁相调频电路输出带宽稳定的数字补偿装置 Download PDFInfo
- Publication number
- CN204498103U CN204498103U CN201520060332.9U CN201520060332U CN204498103U CN 204498103 U CN204498103 U CN 204498103U CN 201520060332 U CN201520060332 U CN 201520060332U CN 204498103 U CN204498103 U CN 204498103U
- Authority
- CN
- China
- Prior art keywords
- pll
- signal
- converter
- digital
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型提供了一种保持锁相调频电路输出带宽稳定的数字补偿装置，包括FPGA可编程逻辑器件、数字温度传感器和高速DA转换器，数字温度传感器完成锁相调频电路的环境温度测量；高速DA转换器选用14位以上的高速数模转换器，把来自FPGA可编程逻辑器件的数字信号转换成基带模拟信号。本实用新型既能对不同温度下的锁相调频电路输出的调频信号带宽进行补偿，同时也能对不同频率下的锁相调频电路输出的调频信号带宽进行补偿，从而降低了环境温度和输出频率对锁相调频电路输出的调频信号带宽的影响。
Description
技术领域
本发明涉及数字信号处理技术，尤其是关于锁相调频电路基带信号处理的数字补偿装置。
背景技术
目前，锁相调频电路是公知的锁相环电路，由分频器、压控振荡器、环路低通滤波器等组成，将待调制的基带信号直接接入锁相环电路中的压控振荡器的电压调谐端，锁相环电路输出即为调频信号。锁相调频电路的调频信号带宽取决于输入的基带信号幅度、压控振荡器的电调灵敏度和输出频率。基带信号幅度随环境温度变化，压控振荡器的电调灵敏度随环境温度和输出频率变化。锁相调频电路中基带信号幅度和压控振荡器电调灵敏度的变化导致输出调频信号带宽变化，最终结果影响调频接收机灵敏度。
在专利ZL201120193511.1中，基带调理装置没有考虑锁相调频电路中压控振荡器的温度漂移对输出调频信号带宽的影响。在专利ZL201220204232.5中，模拟补偿装置只能线性补偿负温度系数的锁相调频电路，即所有频率的补偿值均相同，不能补偿输出频率和温度同时变化下的调频信号带宽。
发明内容
为了克服现有技术输出的调频信号带宽受环境温度和输出频率变化影响的不足，同时补偿频率和环境温度变化导致锁相调频电路输出的调频信号带宽变化，本发明提供一种数字补偿装置。该数字补偿装置既能对锁相调频电路的温度系数进行非线性补偿，也能补偿锁相调频电路输出频率不同引起的输出调频信号带宽的变化，从而降低环境温度和输出频率变化对锁相调频电路输出的调频信号带宽的影响。
本发明解决其技术问题所采用的技术方案是：包括FPGA可编程逻辑器件、数字温度传感器和高速DA转换器。
所述的数字温度传感器完成锁相调频电路的环境温度测量；所述的高速DA转换器选用14位以上的高速数模转换器，把来自FPGA可编程逻辑器件的数字信号转换成基带模拟信号；所述的FPGA可编程逻辑器件包含温度采集模块、接收及处理模块和DAC输出控制模块；所述的温度采集模块控制配置数字温度传感器工作方式，从所述的数字温度传感器读取串行数据，并把串行数据转换成并行数据存储并输出至DAC输出控制模块；所述的接收及处理模块接收基带数据和基带时钟，对基带数据进行滤波后和基带时钟送DAC输出控制模块，同时接收及处理模块接收异步串行数据指令，确定锁相调频电路的输出频率并完成锁相调频电路的频率切换；所述的DAC输出控制模块根据基带信号和基带时钟控制高速DA转换器输出一路基带模拟信号，该基带模拟信号与基带信号信息完全一致但高低电平的幅度值不同；同时DAC输出控制模块根据不同的温度和输出频率，对应选择预置的14位控制信号的状态校准值调整高速DA转换器输出的基带模拟信号。
本发明的有益效果是：由于采用了数字补偿装置，既能对不同温度下的锁相调频电路输出的调频信号带宽进行补偿，同时也能对不同频率下的锁相调频电路输出的调频信号带宽进行补偿，从而降低了环境温度和输出频率对锁相调频电路输出的调频信号带宽的影响，本发明克服了现有技术输出调频信号带宽受环境温度、输出频率变化的影响。
附图说明
图1是本发明的示意图；
图1中，1-基带信号，2-基带时钟信号，3-FPGA可编程逻辑器件，4-数字温度传感器，5-基准电压源，6-高速DA转换器，7-数字补偿装置，8-频率参考源，9-频率合成器芯片，10-异步串行数据指令，11-环路低通滤波器，12-压控振荡器，13-调频信号，14-14位控制信号，15-处理后的基带时钟信号，16-补偿后的基带模拟信号，17-锁相调频电路。
具体实施方式
下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。
本发明包括数字补偿装置和锁相调频电路。所述数字补偿装置包括FPGA可编程逻辑器件、数字温度传感器、高速DA转换器和基准电压源等。
所述的FPGA可编程逻辑器件与数字温度传感器和高速DA转换器连接，可编程逻辑器FPGA的IO口与高速DA转换器的数字输入端为点对点连接，即一个FPGA的IO口连接一位高速DA转换器的数字输入端。FPGA可编程逻辑器件内包含三个模块：温度采集模块、接收及处理模块和DAC输出控制模块。
所述的数字温度传感器完成锁相调频电路的环境温度测量，并可以通过FPGA可编程逻辑器件以串行方式读取数字温度传感器内部温度寄存器的数据。
所述的高速DA转换器选用14位以上的高速数模转换器，其功能是把来自FPGA可编程逻辑器件的数字信号转换成基带模拟信号，并根据数字输入端的设置调整输出基带模拟信号的幅度。
所述的温度采集模块功能为控制配置数字温度传感器工作方式，并从所述的数字温度传感器读取串行数据，并把串行数据转换成并行数据存储并输出至DAC输出控制模块。
所述的接收及处理模块功能一是接收基带数据和时钟，对数据进行滤波，并把滤波处理后的基带数据和基带时钟送DAC输出控制模块；二是接收异步串行数据指令，根据指令确定锁相调频电路的输出频率，并重新配置频率合成器芯片完成锁相调频电路的频率切换。
所述的DAC输出控制模块功能：一是根据来自接收及处理模块处理后的基带信号和基带时钟，去控制高速DA转换器输出一路基带模拟信号，该基带模拟信号与基带信号信息完全一致但高高低电平的幅度值不同。二是存储不同温度、频率下的14位控制信号的状态的校准值，该状态的校准值对应高速DA转换器产生基带模拟信号的高电平，14位控制信号取全零时对应为高速DA转换器产生基带模拟信号的低电平；根据不同的温度和输出频率，选择对应预置的14位控制信号的状态校准值调整高速DA转换器输出的基带模拟信号，保证锁相调频电路输出的调频信号带宽的稳定。通过FPGA可编程逻辑器件中DAC输出控制模块，控制高速DA转换器输出的基带模拟信号即为补偿后的基带模拟信号。
所述锁相调频电路是一般公知的锁相环电路，包含频率参考源，频率合成器芯片，FPGA可编程逻辑器件，环路低通滤波器，压控振荡器。所述的FPGA可编程逻辑器件是用来配置频率合成器芯片的内部寄存器。所述的频率参考源为频率合成器芯片提供参考频率。所述的频率合成器芯片的鉴相器内，压控振荡器输出信号经分频后与鉴相频率fp进行相位比较，输出直流误差电压Ud。直流误差电压Ud通过环路低通滤波器滤除鉴相频率和高频噪声之后输入到压控振荡器的电压调谐端，完成锁相环电路的闭环锁相控制。所述的补偿后的基带信号加载到压控振荡器的电压调谐端，压控振荡器的输出信号即为调频信号。
装置实施例：参照图1，本发明的装置包括数字补偿装置7和锁相调频电路17。所述数字补偿装置7含有FPGA可编程逻辑器件3，数字温度传感器4，基准电压源5，高速DA转换器6。
所述的FPGA可编程逻辑器件3连接数字温度传感器4和高速DA转换器6。所述的高速DA转换器6接基准电压源5和压控振荡器12的电压调谐端，所述的基准电压源5为高速DA转换器6提供电压基准。
锁相调频电路17是一般公知的锁相环电路，包含频率参考源8，频率合成器芯片9，FPGA可编程逻辑器件3，环路低通滤波器11，压控振荡器12。所述的频率合成器芯片9接频率参考源8、FPGA可编程逻辑器件3和环路低通滤波器11。所述的环路低通滤波器11输出接压控振荡器12的电压调谐端。所述的FPGA可编程逻辑器件3是用来配置频率合成器芯片的内部寄存器，设置锁相调频电路17的输出频率。
所述的基带信号1和基带时钟信号2进入FPGA可编程逻辑器件3中的接收及处理模块，经过滤波等数字处理后送给FPGA可编程逻辑器件3中的DAC输出控制模块。
所述的异步串行数据指令10进入FPGA可编程逻辑器件3中的DAC输出控制模块，所述的DAC输出控制模块根据接收的异步串行数据指令10确定锁相调频电路17的输出频率，并控制配置频率合成器芯片9的寄存器，完成锁相调频电路17的输出频率切换。
所述的FPGA可编程逻辑器件3中的温度采集模块，通过FPGA的IO端口把控制字写入数字温度传感器4的配置寄存器，并从数字温度传感器4的温度寄存器中串行读取内部温度传感器测量的温度数据。所述的温度采集模块把读取的串行温度数据转换成16位并行数据格式，存储到FPGA可编程逻辑器件3的内部寄存器中，根据设定的阈值区间把温度数据换算成整数温度值；所述的温度采集模块判断相邻两次采集的温度数据是否相等，不相等则通知DAC输出控制模块读取16位的温度数据。
所述的FPGA可编程逻辑器件3中的DAC输出控制模块，根据来自接收及处理模块处理后的基带信号和基带时钟信号控制高速DA转换器6产生一路时序与基带信号1完全一致的基带模拟信号。所述的FPGA可编程逻辑器件3中的DAC输出控制模块，根据温度采集模块测定的温度和异步串行数据指令10要求的输出频率，选择预置的14位控制信号14的状态校准值，修正高速DA转换器6的输出基带模拟信号的幅度，用以补偿高速DA转换器6增益、基准电压源5和压控振荡器12电调灵敏度等温度漂移对锁相调频电路17输出的调频信号13的带宽的影响。
所述的14位控制信号14的状态校准值的确定步骤：一、将锁相调频电路17输出设定为期望的频率；二、确定期望的调频信号13的带宽；三、设定锁相调频电路17的工作温度，待锁相调频电路17工作稳定后调整14位控制信号14的状态(对应高速DA转换器6输出基带模拟信号的高电平状态)，使调频信号13的带宽为期望的带宽并记录14位控制信号14的状态值，此值即为期望频率和温度下的14位控制信号14状态校准值；四、改变锁相调频电路17的工作温度，重复步骤三、四并记录；五、测完固定频率下的一组温度校准值后，改变锁相调频电路17的输出频率并重复步骤三、四、五，直至测完所有期望频率和温度下的14位控制信号14的状态校准值。
所述的FPGA可编程逻辑器件3的14位控制信号14输出至高速DA转换器6的14位数字输入端；FPGA可编程逻辑器件3的处理后的基带时钟信号15与高速DA转换器6的时钟输入端连接，为高速DA转换器6提供系统时钟用以产生与原始基带信号信息一致的基带模拟信号。
所述的高速DA转换器6的输出即为补偿后的基带模拟信号16，补偿后的基带模拟信号16进入锁相调频电路17中，与压控振荡器12的电压调谐端连接。所述的锁相调频电路17输出的调频信号13即为补偿后的带宽稳定的调频信号。
Claims (1)
1.一种保持锁相调频电路输出带宽稳定的数字补偿装置，包括FPGA可编程逻辑器件、数字温度传感器和高速DA转换器，其特征在于：所述的数字温度传感器完成锁相调频电路的环境温度测量；所述的高速DA转换器选用14位以上的高速数模转换器，把来自FPGA可编程逻辑器件的数字信号转换成基带模拟信号；所述的FPGA可编程逻辑器件包含温度采集模块、接收及处理模块和DAC输出控制模块；所述的温度采集模块控制配置数字温度传感器工作方式，从所述的数字温度传感器读取串行数据，并把串行数据转换成并行数据存储并输出至DAC输出控制模块；所述的接收及处理模块接收基带数据和基带时钟，对基带数据进行滤波后和基带时钟送DAC输出控制模块，同时接收及处理模块接收异步串行数据指令，确定锁相调频电路的输出频率并完成锁相调频电路的频率切换；所述的DAC输出控制模块根据基带信号和基带时钟控制高速DA转换器输出一路基带模拟信号，该基带模拟信号与基带信号信息完全一致但高低电平的幅度值不同；同时DAC输出控制模块根据不同的温度和输出频率，对应选择预置的14位控制信号的状态校准值调整高速DA转换器输出的基带模拟信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520060332.9U CN204498103U (zh) | 2014-11-25 | 2015-01-28 | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2014106903168 | 2014-11-25 | ||
| CN201410690316 | 2014-11-25 | ||
| CN201520060332.9U CN204498103U (zh) | 2014-11-25 | 2015-01-28 | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204498103U true CN204498103U (zh) | 2015-07-22 |
Family
ID=53152260
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520060332.9U Withdrawn - After Issue CN204498103U (zh) | 2014-11-25 | 2015-01-28 | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 |
| CN201510043603.4A Active CN104617945B (zh) | 2014-11-25 | 2015-01-28 | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510043603.4A Active CN104617945B (zh) | 2014-11-25 | 2015-01-28 | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN204498103U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617945A (zh) * | 2014-11-25 | 2015-05-13 | 西安爱生技术集团公司 | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107395202B (zh) * | 2017-07-02 | 2020-11-27 | 中国航空工业集团公司雷华电子技术研究所 | 一种提升高速dac工作稳定度的结构及方法 |
| CN112631547B (zh) * | 2020-12-31 | 2024-01-16 | 陕西烽火电子股份有限公司 | 一种使用可编程逻辑器件实现频率合成器控制参数计算的高效方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307666A (ja) * | 1999-04-26 | 2000-11-02 | Kenwood Corp | 周波数偏位変調回路 |
| CN202721662U (zh) * | 2012-05-09 | 2013-02-06 | 西北工业大学 | 一种锁相调频电路温度漂移补偿装置 |
| CN103873051B (zh) * | 2014-03-25 | 2017-04-05 | 北京经纬恒润科技有限公司 | 一种锁相环锁定指示电路及锁相环 |
| CN204498103U (zh) * | 2014-11-25 | 2015-07-22 | 西安爱生技术集团公司 | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 |
-
2015
- 2015-01-28 CN CN201520060332.9U patent/CN204498103U/zh not_active Withdrawn - After Issue
- 2015-01-28 CN CN201510043603.4A patent/CN104617945B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617945A (zh) * | 2014-11-25 | 2015-05-13 | 西安爱生技术集团公司 | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 |
| CN104617945B (zh) * | 2014-11-25 | 2017-10-03 | 西安爱生技术集团公司 | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104617945B (zh) | 2017-10-03 |
| CN104617945A (zh) | 2015-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106444343B (zh) | 一种微型原子钟数字控制电路装置及方法 | |
| CN203014748U (zh) | 微机械陀螺仪闭环驱动自动增益控制电路 | |
| CN204498103U (zh) | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 | |
| CN103048538B (zh) | 射频卡综合频率测试方法和实现该方法的测试仪 | |
| CN105306053A (zh) | 一种基于数字锁相环的相位噪声测量装置及方法 | |
| CN106209341B (zh) | 多通道lvds时序对齐探测器图像采集方法 | |
| CN102291134A (zh) | 一种用于原子频标的环路响应时间测量装置及方法 | |
| CN101969317A (zh) | 一种非对称的高速低功耗收发装置 | |
| CN101018056B (zh) | 铷原子频标数字伺服装置 | |
| CN203858360U (zh) | 一种雷达信号幅相一致性标校系统 | |
| CN106972867B (zh) | 一种滤波校准装置、滤波校准方法和数字接收机 | |
| CN105306068A (zh) | 一种基于时钟调相的并串转换电路 | |
| CN104535838B (zh) | 一种相频特性检测器及检测相频特性的方法 | |
| CN202721662U (zh) | 一种锁相调频电路温度漂移补偿装置 | |
| CN203166873U (zh) | 一种原子频标 | |
| CN203457138U (zh) | 一种频率综合器 | |
| CN201270504Y (zh) | 频率合成器 | |
| CN105958964A (zh) | Gm-C 滤波器频率校准电路及频率校准方法 | |
| CN104378107A (zh) | 一种改善锁相调频电路宽带调制平坦度的数字处理装置 | |
| CN106505997A (zh) | 时脉与数据恢复电路及时脉与数据恢复方法 | |
| CN108983157A (zh) | 产生宽带线性调频信号的系统及方法 | |
| CN205105194U (zh) | 一种用于无线电综合测量仪的射频本振电路 | |
| CN107543960A (zh) | 一种高稳晶振测量装置 | |
| CN107741523B (zh) | 一种基于pll锁相环的时域信号测量装置 | |
| CN205070990U (zh) | 用于无线电综合测量仪射频本振电路的晶振分频电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150722 Termination date: 20160128 |
|
| EXPY | Termination of patent right or utility model | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20150722 Effective date of abandoning: 20171003 |
|
| AV01 | Patent right actively abandoned |