CN204244532U - 一种用于led驱动器的ldo电路 - Google Patents

Abstract

本实用新型公开了一种用于LED驱动器的LDO电路，包括误差放大器电路，偏置电路和互补式电压跟随电路，偏置电路位于误差放大器电路和互补式电压跟随电路之间。互补式电压跟随电路中的第四电阻和第五电阻与第十三晶体管组成倍增电路，以保证误差放大器电路中晶体管工作在恒流区。互补式电压跟随电路中的第六电阻和第七电阻作为输出级的采样电阻，与第一二极管和第二二极管构成过流保护电路，以保证LDO负载电流急剧变化时性能保持稳定。

Description

一种用于LED驱动器的LDO电路

技术领域

     本实用新型涉及一种用于LED驱动器的LDO电路。

背景技术

LED已成为国际公认的下一代照明光源。随着LED技术的不断成熟，开发高效、稳定的LED驱动器芯片势在必行。LED将逐步取代传统的照明光源，因此LED驱动器芯片也将有着越来越广泛的应用前景。另一方面，从技术角度来看，LED驱动器电路属于电源管理芯片的范畴，但是和传统电源管理类芯片在技术上又有所不同。LED驱动器电路需要集成功率器件，并且要在保持电路稳定的同时不断提高能量转换效率。

LED驱动器已成为电源管理产品中主要门类之一，电源电路的性能良好与否直接影响着整个电子产品的精度、稳定性和可靠性。随着电子技术的飞速发展，电源技术也得到了很大的发展，它从过去的不太复杂的电子电路变为今日的具有较强功能的功能模块。

低压差线性稳压器（Low dropout regulator ，简称LDO）属于电源管理电路中的一种，其较低的输入输出电压差使电池具有更高的使用效率。传统的LDO电路一般由差分放大器、功率MOS管和电阻等部分组成，而采用这种结构的LDO电路在工作时如遇到负载电流急剧变化，往往会影响其正常工作。

实用新型内容

本实用新型的目的在于提供一种用于LED驱动器的LDO电路，以解决现有LED驱动器的LDO电路在负载电流急剧变化时性能不稳定的问题。

    为解决上述问题，本实用新型提供一种用于LED驱动器的LDO电路，包括误差放大器电路，偏置电路和互补式电压跟随电路。

其中，误差放大器电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；第一晶体管的栅极连接参考电压源，第一晶体管的源极分别与第六晶体管的源极和第八晶体管的漏极连接，第一晶体管的漏极分别与第三晶体管的漏极和栅极以及第四晶体管的栅极连接；第二晶体管的源极分别与第五晶体管的源极和第七晶体管的漏极连接，第二晶体管的漏极经过第一电阻连接至第四晶体管的漏极，第二晶体管的栅极与第五晶体管的漏极连接；第四晶体管的栅极与第三晶体管的栅极连接；第三晶体管的源极与第四晶体管源极连接；第七晶体管的源极与第八晶体管的源极均接地；

偏置电路包括：第二电阻、第三电阻、第一三极管、第二三极管、第九晶体管、第十晶体管和第十一晶体管；第一三极管的发射极经过第二电阻接地，第一三极管的基极分别与第二三极管的基极和集电极连接，第一三极管的集电极分别与第六晶体管的漏极和第十晶体管的漏极连接；第十晶体管的栅极分别与第九晶体管的栅极、第五晶体管的漏极和第二晶体管的栅极连接；第九晶体管的源极和第十晶体管的源极均连接至第四晶体管的源极；第二三极管的发射极接地，第二三极管的集电极经过第三电阻连接至第十一晶体管的漏极，第十一晶体管的漏极与栅极连接，第十一晶体管的源极连接至第十晶体管的源极；

互补式电压跟随电路包括：电容、第四电阻、第五电阻、第六电阻、第七电阻、第一二极管、第二二极管、第三三极管、第四三极管、第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管；第十二晶体管的栅极与第十一晶体管的栅极连接，第十二晶体管的源极分别与第十一晶体管的源极和第十四晶体管的漏极连接；第十二晶体管的漏极分别与电容的一端、第四电阻的一端、第十三晶体管的漏极和第十四晶体管的栅极连接；电容的另一端与第三三极管的基极连接；第四电阻的另一端分别与第五电阻的一端和第十三晶体管的基极连接；第三三极管的集电极分别与第五电阻的另一端、第四三极管的集电极、第十三晶体管的源极和第十五晶体管的栅极连接，第三三极管的发射极连接至第四三极管的基极；第四三极管的发射极接地；第十五晶体管的漏极经过依次串联连接的第七电阻和第六电阻连接至第十四晶体管的源极，第十五晶体管的源极接地；第一二极管的阳极与第十三晶体管的栅极连接，第一二极管的阴极连接至第六电阻和第七电阻之间；第二二极管的阴极和阳极分别与第一二极管的阳极和阴极连接。

    进一步地，互补式电压跟随电路还包括第一二极管和第二二极管；第一二极管的阳极与第十三晶体管的栅极连接，第一二极管的阴极连接至第六电阻R6和第七电阻之间；第二二极管的阴极和阳极分别与第一二极管的阳极和阴极连接。

    进一步地，第一晶体管、第二晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第十三晶体管第十四晶体管和第十五晶体管均为NMOS晶体管。

    进一步地，第三晶体管、第四晶体管、第一三极管、第二三极管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管均为PMOS晶体管。

    进一步地，第三三极管和第四三极管均为NPN型三极管。

本实用新型的有益效果为：互补式电压跟随电路中的第四电阻和第五电阻与第十三晶体管组成倍增电路，以保证误差放大器电路中晶体管工作在恒流区。互补式电压跟随电路中的第六电阻和第七电阻作为输出级的采样电阻，与第一二极管和第二二极管构成过流保护电路，以保证LDO负载电流急剧变化时性能保持稳定。

附图说明

    图1为本实用新型最佳实施例的电路图。

具体实施方式

下面对本实用新型的具体实施方式进行描述，以便于本技术领域的技术人员理解本实用新型，但应该清楚，本实用新型不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本实用新型的精神和范围内，这些变化是显而易见的，一切利用本实用新型构思的发明创造均在保护之列。

    如图所示的用于LED驱动器的LDO电路，包括误差放大器电路，偏置电路和互补式电压跟随电路。

其中，误差放大器电路包括：第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、第六晶体管Q6、第七晶体管Q7和第八晶体管Q8；第一晶体管Q1的栅极连接参考电压源，第一晶体管Q1的源极分别与第六晶体管Q6的源极和第八晶体管Q8的漏极连接，第一晶体管Q1的漏极分别与第三晶体管Q3的漏极和栅极以及第四晶体管Q4的栅极连接；第二晶体管Q2的源极分别与第五晶体管Q5的源极和第七晶体管Q7的漏极连接，第二晶体管Q2的漏极经过第一电阻R1连接至第四晶体管Q4的漏极，第二晶体管Q2的栅极与第五晶体管Q5的漏极连接；第四晶体管Q4的栅极与第三晶体管Q3的栅极连接；第三晶体管Q3的源极与第四晶体管Q4源极连接；第七晶体管Q7的源极与第八晶体管Q8的源极均接地。

偏置电路包括：第二电阻R2、第三电阻R3、第一三极管T1、第二三极管T2、第九晶体管Q9、第十晶体管Q10和第十一晶体管Q11；第一三极管的发射极经过第二电阻R2接地，第一三极管T1的基极分别与第二三极管T2的基极和第二三极管T2集电极连接，第一三极管T1的集电极分别与第六晶体管的漏极和第十晶体管Q10的漏极连接；第十晶体管Q10的栅极分别与第九晶体管Q9的栅极、第六晶体管Q6的漏极和栅极连接；第九晶体管Q9的源极和第十晶体管Q10的源极均连接至第四晶体管Q4的源极；第二三极管T2的发射极接地，第二三极管T2的集电极经过第三电阻R3连接至第十一晶体管Q11的漏极，第十一晶体管Q11的漏极与栅极连接，第十一晶体管Q11的源极连接至第十晶体管Q10的源极。

互补式电压跟随电路包括：电容C1、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第三三极管T3、第四三极管T4、第十二晶体管Q12、第十三晶体管Q13、第十四晶体管Q14和第十五晶体管Q15；第十二晶体管Q12的栅极与第十一晶体管Q11的栅极连接，第十二晶体管Q12的源极分别与第十一晶体管Q11的源极和第十四晶体管Q14的漏极连接；第十二晶体管Q12的漏极分别与电容C1的一端、第四电阻R4的一端、第十三晶体管Q13的漏极和第十四晶体管Q14的栅极连接；电容C1的另一端与第三三极管T3的基极连接；第四电阻R4的另一端分别与第五电阻的一端和第十三晶体管Q13的基极连接；第三三极管T3的集电极分别与第五电阻R5的另一端、第四三极管T4的集电极、第十三晶体管Q13的源极和第十五晶体管Q15的栅极连接，第三三极管T3的发射极连接至第四三极管T4的基极；第四三极管T4的发射极接地；第十五晶体管Q15的漏极经过依次串联连接的第七电阻R7和第六电阻R6连接至第十四晶体管Q14的源极，第十五晶体管Q15的源极接地。

   此外，互补式电压跟随电路还包括第一二极管D1和第二二极管D2；第一二极管D1的阳极与第十三晶体管Q13的栅极连接，第一二极管D1的阴极连接至第六电阻R6和第七电阻R7之间；第二二极管D2的阴极和阳极分别与第一二极管D1的阳极和阴极连接。

   在本实施例中，第一晶体管Q1、第二晶体管Q2、第五晶体管Q5、第六晶体管Q6、第七晶体管Q7、第八晶体管Q8、第十三晶体管Q13第十四晶体管Q14和第十五晶体管Q15均采用的是NMOS晶体管；第三晶体管Q3、第四晶体管Q4、第一三极管T1、第二三极管T2、第九晶体管Q9、第十晶体管Q10、第十一晶体管Q11和第十二晶体管Q12均采用的是PMOS晶体管。第三三极管T3和第四三极管T4均采用的是NPN型三极管。

该LDO电路工作原理如下：误差放大器电路中的第一晶体管Q1与第三晶体管Q3组成差分放大器的第一电流路径；第二晶体管Q2与第四晶体管Q4组成差分放大器的第二电流路径；供应电压                                                由第三晶体管Q3的与第四晶体管Q4接入电路；参考电压由第一晶体管Q1的栅极接入。第五晶体管Q5、第六晶体管Q6、第七晶体管Q7和第八晶体管Q8组成有源负载，这种二极管形式连接的有源负载使得误差放大器的输出负载较小。偏置电路中的第一三极管T1与第二三极管T2构成微电流源；第九晶体管Q9与第十晶体管Q10为误差放大器提供静态电流，第十一晶体管Q11与第十二晶体管Q12为互补式电压跟随器电路提供静态电流；其中，第三电阻R3中的电流为偏置电路的基准电流。

    互补式电压跟随器电路中的第四电阻R4和第五电阻R5与第十三晶体管Q13组成倍增电路，可以为输出及设置合适的静态工作点，以保证晶体管工作在恒流区。电容C1的作用是相位补偿，以调整输入级的对称程度。第六电阻R6和第七电阻R7作为输出电流（记为）的采样电阻，与第一二极管D1和第二二极管D2构成过流保护电路。当第十四晶体管Q14导通时第四电阻R4上的电压与第一二极管D1上的电压（记为）之和等于第十四晶体管Q14栅-源间电压（记为）与第六电阻R6上电压之和，即

当未超过开启电压时，第一二极管D1截止；当过大时，第七电阻R6上电压变大，使第一二极管D1导通，为第十四晶体管Q14的源极分流，从而限制了第十四晶体管Q14源极电流。同理，第二二极管D2限制了第十五晶体管Q15的漏极电流。从而保证了整个LDO电路在输出电流急剧变化时保持稳定的性能。

Claims (4)

1.一种用于LED驱动器的LDO电路，包括误差放大器电路，偏置电路和互补式电压跟随电路；其特征在于，

所述误差放大器电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第一晶体管的栅极连接参考电压源，所述第一晶体管的源极分别与所述第六晶体管的源极和第八晶体管的漏极连接，所述第一晶体管的漏极分别与所述第三晶体管的漏极和栅极以及第四晶体管的栅极连接；所述第二晶体管的源极分别与所述第五晶体管的源极和第七晶体管的漏极连接，所述第二晶体管的漏极经过第一电阻连接至所述第四晶体管的漏极，所述第二晶体管的栅极与所述第五晶体管的漏极连接；所述第四晶体管的栅极与所述第三晶体管的栅极连接；所述第三晶体管的源极与所述第四晶体管源极连接；所述第七晶体管的源极与所述第八晶体管的源极均接地；

所述偏置电路包括：第二电阻、第三电阻、第一三极管、第二三极管、第九晶体管、第十晶体管和第十一晶体管；所述第一三极管的发射极经过所述第二电阻接地，所述第一三极管的基极分别与所述第二三极管的基极和集电极连接，所述第一三极管的集电极分别与所述第六晶体管的漏极和第十晶体管的漏极连接；所述第十晶体管的栅极分别与所述第九晶体管的栅极、第五晶体管的漏极和第二晶体管的栅极连接；所述第九晶体管的源极和第十晶体管的源极均连接至第四晶体管的源极；所述第二三极管的发射极接地，所述第二三极管的集电极经过所述第三电阻连接至所述第十一晶体管的漏极，所述第十一晶体管的漏极与栅极连接，所述第十一晶体管的源极连接至所述第十晶体管的源极；

所述互补式电压跟随电路包括：电容、第四电阻、第五电阻、第六电阻、第七电阻、第一二极管、第二二极管、第三三极管、第四三极管、第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管；所述第十二晶体管的栅极与所述第十一晶体管的栅极连接，第十二晶体管的源极分别与所述第十一晶体管的源极和第十四晶体管的漏极连接；所述第十二晶体管的漏极分别与电容的一端、第四电阻的一端、第十三晶体管的漏极和第十四晶体管的栅极连接；所述电容的另一端与所述第三三极管的基极连接；所述第四电阻的另一端分别与所述第五电阻的一端和第十三晶体管的基极连接；所述第三三极管的集电极分别与所述第五电阻的另一端、第四三极管的集电极、第十三晶体管的源极和第十五晶体管的栅极连接，所述第三三极管的发射极连接至所述第四三极管的基极；所述第四三极管的发射极接地；所述第十五晶体管的漏极经过依次串联连接的第七电阻和第六电阻连接至所述第十四晶体管的源极，所述第十五晶体管的源极接地；所述第一二极管的阳极与所述第十三晶体管的栅极连接，所述第一二极管的阴极连接至第六电阻和第七电阻之间；所述第二二极管的阴极和阳极分别与所述第一二极管的阳极和阴极连接。

2.根据权利要求1所述的LDO电路，其特征在于，所述第一晶体管、第二晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第十三晶体管第十四晶体管和第十五晶体管均为NMOS晶体管。

3.根据权利要求1所述的LDO电路，其特征在于，所述第三晶体管、第四晶体管、第一三极管、第二三极管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管均为PMOS晶体管。

4.根据权利要求1所述的LDO电路，其特征在于，所述第三三极管和第四三极管均为NPN型三极管。