CN204244259U - 基于忆阻器的含x方的Chen型超混沌系统电路 - Google Patents

Abstract

本实用新型涉及一种基于忆阻器的含x方的Chen型超混沌系统电路，利用运算放大器U1、运算放大器U2、运算放大器U3和电阻、电容实现加法、反相和积分运算，利用乘法器U4、和乘法器U5实现系统中的乘法运算，利用运算放大器U6和乘法器U7及乘法器U8实现本实用新型中的忆阻器模型，运算放大器U1连接运算放大器U2、运算放大器U6和乘法器U4、乘法器U5、乘法器U8，运算放大器U2连接运算放大器U3和乘法器U4，运算放大器U3连接乘法器U5，运算放大器U6连接乘法器U7和乘法器U8，乘法器U7连接乘法器U8，本实用新型在含x方的Chen型混沌系统的基础上，利用一个忆阻元件增加一维构成四维超混沌系统，提出了忆阻器应用于超混沌系统的新方法。

Description

基于忆阻器的含x方的Chen型超混沌系统电路

技术领域

本发明涉及一种混沌系统及电路实现，特别涉及一种基于忆阻器的含x方的Chen型超混沌系统电路。

背景技术

当前，构造四维超混沌的方法主要是在三维混沌系统的基础上，增加一维构成四维超混沌系统，忆阻器作为2008年惠普实验室新发现的物理元件，可以代替蔡氏电路中的蔡氏二极管构成四维混沌系统，在蔡氏电路中要构成超混沌则需要2个忆阻元件，因此需要五维或五维以上的系统，在具有忆阻元件的四维系统中实现超混沌的系统电路还比较少，忆阻器应用于四维超混沌系统的方法还没有被提出，这是现有技术的不足之处。

发明内容

本发明要解决的技术问题是提供一种基于忆阻器的含x方的Chen型超混沌系统电路：1.基于忆阻器的含x方的Chen型超混沌系统电路，其特征在于，包括运算放大器U1、运算放大器U2、运算放大器U3和电阻、电容实现加法、反相和积分运算，包括乘法器U4、和乘法器U5实现系统中的乘法运算，包括运算放大器U6和乘法器U7及乘法器U8实现的忆阻器模型，运算放大器U1连接运算放大器U2、运算放大器U6和乘法器U4、乘法器U5、乘法器U8，运算放大器U2连接运算放大器U3和乘法器U4、乘法器U5，运算放大器U3连接乘法器U5，运算放大器U6连接乘法器U7和乘法器U8，乘法器U7连接乘法器U8，所述运算放大器U1、U2和U3采用LF347BN，所述乘法器U4、U5、U7和U8采用AD633JN，所述运算放大器U6采用LF353N；

所述运算放大器U1的第1引脚通过电阻Cx连接第2引脚，通过电阻R2连接第6引脚，第1引脚直接连接乘法器U5的第1引脚和第3引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚、第9引脚悬空，第6引脚通过电阻R3连接第7引脚，第7引脚通过电阻Rx1连接第13引脚，通过电阻Ry1接运算放大器U2的第13引脚，第7引脚直接连接乘法器U4的第1引脚，第13引脚通过电阻Rx连接第14引脚，第14引脚通过电阻R1连接第2引脚；

所述运算放大器U2的第1引脚、第2引脚、第6引脚、第7引脚悬空，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚通过电阻Ry2接第13引脚，通过电阻Rx2接运算放大器U1的第13引脚，通过电阻R8接运算放大器U6的第6引脚，通过电阻R10和电阻R9的串联接乘法器U8的第7引脚，通过 电容Cy接第9引脚，第8引脚直接连接乘法器U8的第1引脚，第13引脚通过电阻Ry接第14引脚，第14引脚通过电阻R4接第9引脚；

所述运算放大器U3的第1引脚通过电容Cz接第2引脚，通过电阻R6接第6引脚，第1引脚直接连接乘法器U4的第3引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚、第9引脚悬空，第6引脚通过电阻R7接第7引脚，第7引脚通过电阻Rz2接第13引脚，第13引脚通过电阻Rz接第14引脚，第14引脚通过电阻R5接第2引脚；

所述乘法器U4的第1引脚连接运算放大器U1的第7引脚，第2引脚、第4引脚、第6引脚接地，第3引脚连接运算放大器U3的第1引脚，第5引脚接VEE，第8引脚接VCC，第7引脚通过电阻Ry3接运算放大器U2的第13引脚；

所述乘法器U5的第1引脚和第3引脚连接运算放大器U1的第1引脚，第2引脚、第4引脚、第6引脚接地，第5引脚接VEE，第8引脚接VCC，第7引脚通过电阻Rz1接运算放大器U3的第13引脚；

所述运算放大器U6的第1引脚、第2引脚、第3引脚悬空，第4引脚接VEE，第5引脚接地，第6引脚通过电容C4接第7引脚，通过电阻R8连接运算放大器U1的第7引脚，第7引脚直接连接乘法器U7的第1引脚和第3引脚，第8引脚接VCC；

所述乘法器U7的第1引脚和第3引脚连接运算放大器U6的第7引脚，第2引脚、第4引脚、第6引脚接地，第5引脚接VEE，第7引脚接乘法器U8的第3引脚，第8引脚接VCC；

所述乘法器U8的第1引脚通过电阻R8接运算放大器U6的第6引脚，通过电阻R10和电阻R9的串联接第7引脚，第1引脚直接连接运算放大器U2的第8引脚，第2引脚、第4引脚、第6引脚接地，第5引脚接VEE，第7引脚通过电阻R9接运算放大器U1的第13引脚，第8引脚接VCC。

有益效果：本发明在含x方的Chen型混沌系统的基础上，利用一个忆阻元件增加一维构成四维超混沌系统，提出了忆阻器应用于超混沌系统的新方法。

附图说明

图1为本发明优选实施例的电路连接结构示意图。

图2为本发明中实现忆导器的电路实际连接图。

图3为运算放大器U1的电路实际连接图。

图4为乘法器U4和运算放大器U2的电路实际连接图。

图5为乘法器U5和运算放大器U3的电路实际连接图。

具体实施方式

下面结合附图和优选实施例对本发明作更进一步的详细描述，参见图1-图5。

1.基于忆阻器的含x方的Chen型超混沌系统电路，其特征在于，包括运算放大器U1、运算放大器U2、运算放大器U3和电阻、电容实现加法、反相和积分运算，包括乘法器U4、和乘法器U5实现系统中的乘法运算，包括运算放大器U6和乘法器U7及乘法器U8实现的忆阻器模型，运算放大器U1连接运算放大器U2、运算放大器U6和乘法器U4、乘法器U5、乘法器U8，运算放大器U2连接运算放大器U3和乘法器U4、乘法器U5，运算放大器U3连接乘法器U5，运算放大器U6连接乘法器U7和乘法器U8，乘法器U7连接乘法器U8，所述运算放大器U1、U2和U3采用LF347BN，所述乘法器U4、U5、U7和U8采用AD633JN，所述运算放大器U6采用LF353N；

所述运算放大器U1的第1引脚通过电阻Cx连接第2引脚，通过电阻R2连接第6引脚，第1引脚直接连接乘法器U5的第1引脚和第3引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚、第9引脚悬空，第6引脚通过电阻R3连接第7引脚，第7引脚通过电阻Rx1连接第13引脚，通过电阻Ry1接运算放大器U2的第13引脚，第7引脚直接连接乘法器U4的第1引脚，第13引脚通过电阻Rx连接第14引脚，第14引脚通过电阻R1连接第2引脚；

所述运算放大器U2的第1引脚、第2引脚、第6引脚、第7引脚悬空，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚通过电阻Ry2接第13引脚，通过电阻Rx2接运算放大器U1的第13引脚，通过电阻R8接运算放大器U6的第6引脚，通过电阻R10和电阻R9的串联接乘法器U8的第7引脚，通过电容Cy接第9引脚，第8引脚直接连接乘法器U8的第1引脚，第13引脚通过电阻Ry接第14引脚，第14引脚通过电阻R4接第9引脚；

所述运算放大器U3的第1引脚通过电容Cz接第2引脚，通过电阻R6接第6引脚，第1引脚直接连接乘法器U4的第3引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚、第9引脚悬空，第6引脚通过电阻R7接第7引脚，第7引脚通过电阻Rz2接第13引脚，第13引脚通过电阻Rz接第14引脚，第14引脚通过电阻R5接第2引脚；

所述乘法器U4的第1引脚连接运算放大器U1的第7引脚，第2引脚、第4引脚、第6引脚接地，第3引脚连接运算放大器U3的第1引脚，第5引脚接VEE，第8引脚接 VCC，第7引脚通过电阻Ry3接运算放大器U2的第13引脚；

所述乘法器U5的第1引脚和第3引脚连接运算放大器U1的第1引脚，第2引脚、第4引脚、第6引脚接地，第5引脚接VEE，第8引脚接VCC，第7引脚通过电阻Rz1接运算放大器U3的第13引脚；

所述运算放大器U6的第1引脚、第2引脚、第3引脚悬空，第4引脚接VEE，第5引脚接地，第6引脚通过电容C4接第7引脚，通过电阻R8连接运算放大器U1的第7引脚，第7引脚直接连接乘法器U7的第1引脚和第3引脚，第8引脚接VCC；

所述乘法器U7的第1引脚和第3引脚连接运算放大器U6的第7引脚，第2引脚、第4引脚、第6引脚接地，第5引脚接VEE，第7引脚接乘法器U8的第3引脚，第8引脚接VCC；

所述乘法器U8的第1引脚通过电阻R8接运算放大器U6的第6引脚，通过电阻R10和电阻R9的串联接第7引脚，第1引脚直接连接运算放大器U2的第8引脚，第2引脚、第4引脚、第6引脚接地，第5引脚接VEE，第7引脚通过电阻R9接运算放大器U1的第13引脚，第8引脚接VCC。

当然，上述说明并非对发明的限制，本发明也不仅限于上述举例，本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也属于本发明的保护范围。

Claims (1)

1.基于忆阻器的含x方的Chen型超混沌系统电路，其特征在于，包括运算放大器U1、运算放大器U2、运算放大器U3和电阻、电容实现加法、反相和积分运算，包括乘法器U4、和乘法器U5实现系统中的乘法运算，包括运算放大器U6和乘法器U7及乘法器U8实现忆阻器模型，运算放大器U1连接运算放大器U2、运算放大器U6和乘法器U4、乘法器U5、乘法器U8，运算放大器U2连接运算放大器U3和乘法器U4、乘法器U5，运算放大器U3连接乘法器U5，运算放大器U6连接乘法器U7和乘法器U8，乘法器U7连接乘法器U8，所述运算放大器U1、U2和U3采用LF347BN，所述乘法器U4、U5、U7和U8采用AD633JN，所述运算放大器U6采用LF353N；

所述运算放大器U1的第1引脚通过电阻Cx连接第2引脚，通过电阻R2连接第6引脚，第1引脚直接连接乘法器U5的第1引脚和第3引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚、第9引脚悬空，第6引脚通过电阻R3连接第7引脚，第7引脚通过电阻Rx1连接第13引脚，通过电阻Ry1接运算放大器U2的第13引脚，第7引脚直接连接乘法器U4的第1引脚，第13引脚通过电阻Rx连接第14引脚，第14引脚通过电阻R1连接第2引脚；

所述运算放大器U2的第1引脚、第2引脚、第6引脚、第7引脚悬空，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚通过电阻Ry2接第13引脚，通过电阻Rx2接运算放大器U1的第13引脚，通过电阻R8接运算放大器U6的第6引脚，通过电阻R10和电阻R9的串联接乘法器U8的第7引脚，通过电容Cy接第9引脚，第8引脚直接连接乘法器U8的第1引脚，第13引脚通过电阻Ry接第14引脚，第14引脚通过电阻R4接第9引脚；

所述运算放大器U3的第1引脚通过电容Cz接第2引脚，通过电阻R6接第6引脚，第1引脚直接连接乘法器U4的第3引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚、第9引脚悬空，第6引脚通过电阻R7接第7引脚，第7引脚通过电阻Rz2接第13引脚，第13引脚通过电阻Rz接第14引脚，第14引脚通过电阻R5接第2引脚；

所述乘法器U4的第1引脚连接运算放大器U1的第7引脚，第2引脚、第4引脚、第6引脚接地，第3引脚连接运算放大器U3的第1引脚，第5引脚接VEE，第8引脚接VCC，第7引脚通过电阻Ry3接运算放大器U2的第13引脚；

所述乘法器U5的第1引脚和第3引脚连接运算放大器U1的第1引脚，第2引脚、第4引脚、第6引脚接地，第5引脚接VEE，第8引脚接VCC，第7引脚通过电阻Rz1接运算放大器U3的第13引脚；

所述运算放大器U6的第1引脚、第2引脚、第3引脚悬空，第4引脚接VEE，第5引脚接地，第6引脚通过电容C4接第7引脚，通过电阻R8连接运算放大器U1的第7引脚，第7引脚直接连接乘法器U7的第1引脚和第3引脚，第8引脚接VCC；

所述乘法器U7的第1引脚和第3引脚连接运算放大器U6的第7引脚，第2引脚、第4引脚、第6引脚接地，第5引脚接VEE，第7引脚接乘法器U8的第3引脚，第8引脚接VCC；

所述乘法器U8的第1引脚通过电阻R8接运算放大器U6的第6引脚，通过电阻R10和电阻R9的串联接第7引脚，第1引脚直接连接运算放大器U2的第8引脚，第2引脚、第4引脚、第6引脚接地，第5引脚接VEE，第7引脚通过电阻R9接运算放大器U1的第13引脚，第8引脚接VCC。