CN204204841U - 一种小型化高隔离度陶瓷封装结构 - Google Patents

一种小型化高隔离度陶瓷封装结构 Download PDF

Info

Publication number
CN204204841U
CN204204841U CN201420714792.4U CN201420714792U CN204204841U CN 204204841 U CN204204841 U CN 204204841U CN 201420714792 U CN201420714792 U CN 201420714792U CN 204204841 U CN204204841 U CN 204204841U
Authority
CN
China
Prior art keywords
bonding
layer
refers
isolation
track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420714792.4U
Other languages
English (en)
Inventor
周平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU CORPRO TECHNOLOGY Co Ltd
Original Assignee
CHENGDU CORPRO TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU CORPRO TECHNOLOGY Co Ltd filed Critical CHENGDU CORPRO TECHNOLOGY Co Ltd
Priority to CN201420714792.4U priority Critical patent/CN204204841U/zh
Application granted granted Critical
Publication of CN204204841U publication Critical patent/CN204204841U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Laminated Bodies (AREA)

Abstract

本实用新型公开一种小型化高隔离度陶瓷封装结构，它包括管壳(a)、芯片(b)、金属盖板(c)和键合丝(d)；所述的管壳(a)由陶瓷层(a1)、金属化层(a2)和互连盲孔(a3)组成；所述的金属化层(a2)由键合指层(a21)、密封区(a22)、连接区(a23)、粘芯区(a24)及印制线层(a25)组成；所述的管壳(a)中央设有放置芯片的粘芯区(a24)，粘芯区(a24)四周设置有键合指层(a21)，所述键合指层(a21)包括接地键合指(a211)和信号键合指(a212)。本实用新型的有益效果：采用地层隔离技术，对高隔离度键合指进行空间立体包裹，形成空间“三明治”结构，在保证封装高可靠性的前提下，显著降低信号通道的串扰及耦合效应，降低信号损耗，提高隔离度，降低封装对产品电性能的影响。

Description

一种小型化高隔离度陶瓷封装结构
技术领域
本实用新型涉及集成电路陶瓷封装技术领域，特别是一种小型化高隔离度陶瓷封装结构。
背景技术
随着集成电路频率越来越高，封装对产品电性能的影响越来越大；封装的寄生参数，不仅影响了射频IO的电性能，还会影响临近IO的工作；随着后摩尔时代的继续发展，集成电路外形越来越小，这加大了高频集成电路陶瓷管壳的设计难度。
传统陶瓷管壳从顶至底，依次为封口区、陶瓷层、键合指层、陶瓷层、连接区。这种布局并未对射频IO进行隔离处理，将严重影响射频IO的电性能。近年，也有同行对传统陶瓷管壳进行改进，在其键合指层的上下各增加了金属隔离层，但这只稍微提高了隔离度。随着传输频率的增加，信号损耗越发严重。由于键合指布线空间有限，常常也并未对射频用键合指进行左右隔离处理，而传输通道之间存在较高的串扰及耦合效应，这将增加信号的损耗，致使隔离度低。
实用新型内容
本实用新型的目的在于克服现有技术的不足，提供一种小型化高隔离度陶瓷封装结构，在保证高可靠性的前提下，显著提高封装结构的隔离度，降低封装对产品性能的影响。
本实用新型的目的是通过以下技术方案来实现的：一种小型化高隔离度陶瓷封装结构，包括管壳、芯片、金属盖板和键合丝；所述的管壳由陶瓷层、金属化层和互连盲孔组成；所述的金属化层由键合指层、密封区、连接区、粘芯区及印制线层组成；所述的管壳中央设有放置芯片的粘芯区；粘芯区四周设有键合指层，所述键合指层包括接地键合指和信号键合指，所述接地键合指通过互连盲孔与印制线层、密封区和粘芯区连接，所述信号键合指与连接区连接。
所述的金属化层区以钨为基体，并在裸露的金属化层区域先镀镍再镀金，其总厚度为90～250微米。
所述的连接区为引出端焊盘，可直接焊接于PCB板上。
所述的管壳从上至下依次为密封区、第一陶瓷层、第一印制线层、第二陶瓷层、键合指层、第三陶瓷层、第二印制线层、第四陶瓷层和连接区。
所述的信号键合指包括高隔离度键合指，高隔离度键合指左右两边设置接地键合指，接地键合指在水平方向包裹高隔离度键合指，形成左右“三明治”结构；所述的接地键合指通过互连盲孔与第二印制线层连接。
所述的粘芯区可与键合指层处于同一平面，也可与第二印制线层处于同一平面。
所述的第一印制线层通过互连盲孔与第二印制线层连接；同时第一印制线层和第二印制线层的面积足够大，在竖直方向完全包裹键合指层，形成上下“三明治”结构。
根据本实用新型所述的一种小型化高隔离度陶瓷封装结构的一种优选方案，所述的第一印制线层与键合指层的距离、键合指层与第二印制线层的距离均为0.2～0.5毫米。
根据本实用新型所述的一种小型化高隔离度陶瓷封装结构的一种优选方案，所述的高隔离度键合指宽度为60～180微米；各键合指的中心轴线相互平行，且各中心轴线的间距为180～500微米。
本实用新型技术方案的有益效果：本实用新型采用地层隔离技术，对高隔离度键合指进行空间立体包裹，形成空间“三明治”结构，这能在保证封装高可靠性的前提下，显著降低信号通道的串扰及耦合效应，降低信号损耗，提高隔离度，降低封装对产品电性能的影响。
附图说明
图 1为本实用新型的结构示意图；
    图2为第二印制线层结构示意图；
    图3为左右“三明治”结构示意图；
    图4为实施例二与四的高隔离度陶瓷封装结构示意图；
    图5为实施例三与四的左右“三明治”结构示意图；
    图6为连接区结构示意图；
    图7为三种封装结构的隔离效果比较图；
图中，a-管壳、b-芯片、c-金属盖板、d-键合丝、a1-陶瓷层、a2-金属化层、a3-互连盲孔、a11-第一陶瓷层、a12-第二陶瓷层、a13-第三陶瓷层、a14-第四陶瓷层、a21-键合指层、a22-密封区、a23-连接区、a24-粘芯区、a25-印制线层、a251-第一印制线层、a252-第二印制线层、a211-接地键合指、a212-信号键合指、a2121-高隔离度键合指。
具体实施方式
下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。
实施例一：如图1所示，一种小型化高隔离度陶瓷封装结构包括管壳a、芯片b、金属盖板c和键合丝d；管壳a由陶瓷层a1、金属化层a2和互连盲孔a3组成；所述的金属化层a2由键合指层a21、密封区a22、连接区a23、粘芯区a24及印制线层a25组成；所述的管壳a中央设有放置芯片b的粘芯区a24；粘芯区a24四周设有键合指层a21；所述键合指层a21包括接地键合指a211和信号键合指a212，所述接地键合指a211通过互连盲孔a3与印制线层a25、密封区a22和粘芯区a24连接，所述信号键合指a212与连接区a23连接。
所述的金属化层区a2以钨为基体，并在裸露的金属化区域先镀镍再镀金，其总厚度为90～250微米。
所述的连接区a23为引出端焊盘，可直接焊接于PCB板上。
 所述的管壳a从上至下，依次为密封区a22、第一陶瓷层a11、第一印制线层a251、第二陶瓷层a12、键合指层a21、第三陶瓷层a13、第二印制线层a252、第四陶瓷层a14、连接区a23。
所述的粘芯区a24与键合指层a21处于同一平面。
如图1、图2所示，第一印制线层a251通过互连盲孔a3与第二印制线层a252连接；同时第一印制线层a251和第二印制线层a252面积足够大，在竖直方向完全包裹键合指层a21，形成上下“三明治”结构。为获得优良性能，键合指层a21与第一印制线层a251、第二印制线层a252的距离为0.2～0.5毫米。
如图3所示，高隔离度键合指a2121左右两边设置接地键合指a211，接地键合指a211在水平方向包裹高隔离度键合指a2121，形成左右“三明治”结构；接地键合指a211通过互连盲孔a3与第二印制线层a252连接。如图6所示，信号键合指a212通过管壳a边缘的半圆孔与连接区a23互连，实现电性连接。高隔离度键合指a2121宽度为60～180微米，各键合指的中心轴线应相互平行，且各中心轴线的间距为180～500微米，利于工艺实现及获得优良性能。
实施例二：如图4所示，与实施例一的不同之处在于：粘芯区a24与第二印制线层a252处在同一层。与实施例一相比，其优势在于能降低管壳a厚度，但同时会降低管壳a的机械可靠性。故该种形式，主要用于管壳a外形较小，且对管壳a厚度要求较高的场合。
实施例三：如图5所示，与实施例一的不同之处在于：信号键合指a212通过互连盲孔a3与连接区a23互连，实现电性连接。与实施例一相比，因管壳a边缘无半圆孔，可在保证管壳a可靠性的前提下，进一步缩小管壳a的外形，实现封装的小型化。但需尽可能降低互连盲孔a3对管壳a机械性能的影响，打孔位置需内移，这将缩短键合指层a21的布线长度，增加布线难度。故该种形式，主要用于隔离度要求不高，且对管壳a外形大小要求较高的场合。
实施例四：如图4、图5所示，与实施例一的不同之处在于：粘芯区a24与第二印制线层a252处在同一层，同时，信号键合指a212通过互连盲孔a3与连接区a23互连，实现电性连接。与实施例一相比，其优势在于能降低管壳厚度，并缩小管壳外形大小；但同时会降低管壳的机械可靠性，故该种形式，主要用于隔离度要求不高，且对管壳a外形大小要求较高的场合。
实施例五：利用美国ANSYS公司的仿真软件HFSS对引线节距为0.5mm的CLCC24管壳模型进行分析。如图7所示，图中M1与M4所标识的曲线为传统CLCC24管壳仿真结果；图中M2与M5所标识的曲线为采用上下“三明治”结构的CLCC24管壳仿真结果；图中M3与M6所标识的曲线为同时采用上下“三明治”结构和左右“三明治”结构的CLCC24管壳仿真结果。根据图7所示的仿真结果可以看出：在频率为5GHz时，上下“三明治”结构的管壳比传统管壳，隔离度提高了-4dB；同时采用上下“三明治”结构和左右“三明治”结构的管壳比只采用上下“三明治”结构的管壳，隔离度提高了-6.5dB；在频率为10GHz时，上下“三明治”结构的管壳比传统管壳，隔离度提高了-3dB；同时采用上下“三明治”结构和左右“三明治”结构的管壳比只采用上下“三明治”结构的管壳，隔离度提高了-6.9dB；且随着频率的增加，上下“三明治”结构对关键键合指的隔离效果降低，而同时采用上下“三明治”结构和左右“三明治”结构对关键键合指的隔离效果稳定。按以上实施例进行实施，能有效的降低传输通道的耦合效应，降低信号损耗，提高隔离度。

Claims (10)

1.一种小型化高隔离度陶瓷封装结构，其特征在于：它包括管壳(a)、芯片(b)、金属盖板(c)和键合丝(d)；所述的管壳(a)由陶瓷层(a1)、金属化层(a2)和互连盲孔(a3)组成；所述的金属化层(a2)由键合指层(a21)、密封区(a22)、连接区(a23)、粘芯区(a24)及印制线层(a25)组成；所述的管壳(a)中央设有放置芯片的粘芯区(a24)，粘芯区(a24)四周设置有键合指层(a21)，所述键合指层(a21)包括接地键合指(a211)和信号键合指(a212)，所述接地键合指(a211)通过互连盲孔(a3)与印制线层(a25)、密封区(a22)和粘芯区(a24)连接，所述信号键合指(a212)与连接区(a23)连接。
2.根据权利要求1所述的一种小型化高隔离度陶瓷封装结构，其特征在于：所述的金属化层(a2)以钨为基体，并在裸露的金属化层区域先镀镍再镀金，其总厚度为90～250微米。
3.根据权利要求1所述的一种小型化高隔离度陶瓷封装结构，其特征在于：所述的连接区(a23)为引出端焊盘，可直接焊接于PCB板上。
4.根据权利要求1所述的一种小型化高隔离度陶瓷封装结构，其特征在于：所述的管壳(a)从上至下，依次为密封区(a22)、第一陶瓷层(a11)、第一印制线层(a251)、第二陶瓷层(a12)、键合指层(a21)、第三陶瓷层(a13)、第二印制线层(a252)、第四陶瓷层(a14)、连接区(a23)。
5. 根据权利要求1所述的一种小型化高隔离度陶瓷封装结构，其特征在于：所述的信号键合指(a212)包括高隔离度键合指(a2121)，所述高隔离度键合指(a2121)左右两边设置有接地键合指(a211)，接地键合指(a211)在水平方向包裹高隔离度键合指(a2121)，形成左右“三明治”结构；所述接地键合指(a211)通过互连盲孔(a3)与第二印制线层(a252)连接。
6.根据权利要求1所述的一种小型化高隔离度陶瓷封装结构，其特征在于：所述的粘芯区(a24)与键合指层(a21)处于同一平面。
7.根据权利要求1所述的一种小型化高隔离度陶瓷封装结构，其特征在于：所述的粘芯区(a24)与第二印制线层(a252)处于同一平面。
8.根据权利要求4所述的一种小型化高隔离度陶瓷封装结构，其特征在于：所述的第一印制线层(a251)通过互连盲孔(a3)与第二印制线层(a252)连接；同时第一印制线层(a251)和第二印制线层(a252)面积足够大，在竖直方向完全包裹键合指层(a21)，形成上下“三明治”结构。
9.根据权利要求1所述的一种小型化高隔离度陶瓷封装结构，其特征在于：所述的键合指层(a21)与第一印制线层(a251)、第二印制线层(a252)的距离为0.2～0.5毫米。
10.根据权利要求5所述的一种小型化高隔离度陶瓷封装结构，其特征在于：所述的高隔离度键合指(a2121)宽度为60～180微米，各键合指的中心轴线相互平行，且各中心轴线的间距为180～500微米。
CN201420714792.4U 2014-11-25 2014-11-25 一种小型化高隔离度陶瓷封装结构 Expired - Fee Related CN204204841U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420714792.4U CN204204841U (zh) 2014-11-25 2014-11-25 一种小型化高隔离度陶瓷封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420714792.4U CN204204841U (zh) 2014-11-25 2014-11-25 一种小型化高隔离度陶瓷封装结构

Publications (1)

Publication Number Publication Date
CN204204841U true CN204204841U (zh) 2015-03-11

Family

ID=52662767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420714792.4U Expired - Fee Related CN204204841U (zh) 2014-11-25 2014-11-25 一种小型化高隔离度陶瓷封装结构

Country Status (1)

Country Link
CN (1) CN204204841U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047632A (zh) * 2014-11-25 2015-11-11 成都振芯科技股份有限公司 一种小型化高隔离度陶瓷封装结构
CN108063132A (zh) * 2017-12-22 2018-05-22 中国电子科技集团公司第四十七研究所 一种大容量存储器电路的3d封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047632A (zh) * 2014-11-25 2015-11-11 成都振芯科技股份有限公司 一种小型化高隔离度陶瓷封装结构
CN105047632B (zh) * 2014-11-25 2017-07-28 成都振芯科技股份有限公司 一种小型化高隔离度陶瓷封装结构
CN108063132A (zh) * 2017-12-22 2018-05-22 中国电子科技集团公司第四十七研究所 一种大容量存储器电路的3d封装结构

Similar Documents

Publication Publication Date Title
CN201629397U (zh) 集成电路组合
US9006098B2 (en) Impedance controlled electrical interconnection employing meta-materials
CN104617053B (zh) 涉及陶瓷基板上射频装置封装的装置和方法
CN204720447U (zh) 一种凹槽基板的电磁屏蔽模组封装结构
TWI284407B (en) Package device with electromagnetic interference shield
CN104022321B (zh) 一种基于ltcc的微型瓦片式t/r组件
CN104051434B (zh) 一种集成vco和波导天线的封装结构
CN106298708A (zh) 封装结构及三维封装结构
CN103943573A (zh) 一种新型集成电路内部封装方法
WO2018001390A2 (zh) 可平行缝焊的高频高速陶瓷无引线外壳
CN204204841U (zh) 一种小型化高隔离度陶瓷封装结构
CN105047632A (zh) 一种小型化高隔离度陶瓷封装结构
Li et al. Analysis of wideband multilayer LTCC vertical via transition for millimeter-wave System-in-package
CN103426844B (zh) 宽带全密封微波器件封装
CN207426345U (zh) 推入式射频同轴连接器
CN106104911A (zh) 高频封装
JP5361024B2 (ja) 配線基板
CN203932511U (zh) 具有预防外部电磁干扰结构的高频讯号连接器
CN200994191Y (zh) Mems麦克风封装结构
CN102280432A (zh) Qfn封装框架结构
CN109216844A (zh) 带状射频馈线及其制造工艺
CN110600431A (zh) 集成电路封装体及其形成方法
CN205069830U (zh) 一种用于瓦片式面子阵的垂直射频连接结构
CN104112551A (zh) 一种新型毫米波陶瓷绝缘子
TWI712215B (zh) 天線結構及通訊裝置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150311

Termination date: 20171125

CF01 Termination of patent right due to non-payment of annual fee