CN204131377U

CN204131377U - 自适应mos栅极驱动器电路和用于mos晶体管的栅极驱动器电路

Info

Publication number: CN204131377U
Application number: CN201420337503.3U
Authority: CN
Inventors: P·A·格尼斯特
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2013-06-23
Filing date: 2014-06-23
Publication date: 2015-01-28
Anticipated expiration: 2024-06-23
Also published as: US9106228B2; US20140375376A1

Abstract

本公开涉及自适应MOS晶体管栅极驱动器。一种自适应MOS栅极驱动器电路，包括：栅极控制电路，配置来形成驱动信号以驱动MOS晶体管的栅极；变频振荡器，配置来形成时钟信号以及响应于所述MOS晶体管的Vgs和第一阈值之间的差调整所述时钟信号的频率；以及电荷泵电路，配置来向所述栅极控制电路提供输出电压和输出电流，其中所述输出电流的值随所述时钟信号的频率的变化而成比例地改变。

Description

自适应MOS栅极驱动器电路和用于MOS晶体管的栅极驱动器电路

技术领域

本实用新型总的来说涉及电子器件，更具体地，涉及半导体、半导体结构以及形成半导体器件的方法。

背景技术

在过去，电子行业使用各种方法和装置来形成用于晶体管(例如，金属氧化物半导体(MOS)晶体管)的驱动。功耗是用于评估一些模拟电路的晶体管的参数。它定义电路工作所需的电功率。例如，负载开关的静态功耗对应于保持该开关导通所需的能量。已知由于一旦MOS晶体管的栅源电容被充电，MOS晶体管就不需要附加的功率，所以基于MOS的负载开关具有低的静态功耗。然而，由于泄漏电流和某些特定的其它性质，静态电流不为零。如果是基于N沟道MOS的开关，静态电流甚至可能相对较高。

当期望很低的静态电流时优先选用P沟道MOS晶体管，而当期望很低的导通电阻时选择N沟道MOS开关。

因此，期望有方法和/或装置降低N沟道MOS开关的静态功率消耗。

实用新型内容

根据本公开的一个实施例，提供了一种自适应MOS栅极驱动器电路，其包括：栅极控制电路，配置来形成驱动信号以驱动MOS晶体管的栅极；变频振荡器，配置来形成时钟信号以及响应于所述MOS晶体管的Vgs和第一阈值之间的差调整所述时钟信号的频率；以及电荷泵电路，配置来向所述栅极控制电路提供输出电压和输出电流，其中所述输出电流的值随所述时钟信号的频率的变化而成比例地改变。

根据本公开的另一实施例，提供了一种用于MOS晶体管的栅极驱动器电路，特征在于：所述栅极驱动器电路被配置来形成驱动电流以提供给所述MOS晶体管的栅极，其中所述驱动电流的值是在不增加该MOS晶体管的栅源电容上储存的电荷的情况下能够提供到所述栅极的最小值；并且所述栅极驱动器电路被配置来响应于所述MOS晶体管的Vgs的变化，改变所述驱动电流的值。

根据本公开的又一实施例，提供了一种用于MOS晶体管的栅极驱动器电路，特征在于：所述栅极驱动器电路被配置来形成驱动电流以提供给所述MOS晶体管的栅极；以及所述栅极驱动器电路被配置来响应于所述MOS晶体管的Vgs的变化来改变驱动电流的值。

附图说明

图1示意地示出了根据本实用新型的自适应MOS栅极驱动器电路的部分的示例实施例；

图2示意地示出了根据本实用新型的栅极控制电路的非限制性示例实施例，其可以是图1中描述的栅极控制电路的替换实施例；

图3是示出根据本实用新型的、图1和/或图2的电路的示例实施例的一些信号的曲线图；以及

图4示出根据本实用新型的、包括图1和/或图2的自适应MOS栅极驱动器电路的半导体器件的放大平面图。

为了说明的简单及清楚起见，附图中的元件并不必按比例，为了说明目的可以放大一些元件，并且除非另有声明，不同附图中相同的附图标记表示相同的元件。此外，为了简化说明，省略了公知步骤的描述和细节。此处使用的电流承载电极意指承载通过器件的电流的器件元件，例如，MOS晶体管的源极或漏极，或者双极晶体管的发射极或集电极，或者二极管的阳极或阴极，而控制电极意指控制通过器件的电流的器件元件，例如，MOS晶体管的栅极或双极晶体管的基极。尽管器件在此处被说明为某种N沟道或P沟道器件，或某种N型或P型掺杂区域，然而本领域的普通技术人员将理解，根据本实用新型，互补器件也是可能的。本领域的普通技术人员将理解，导电类型是指导电发生的机制，例如通过空穴或电子导电，因此，导电类型不涉及掺杂浓度而涉及掺杂类型，例如，P型或N型。本领域的普通技术人员将理解，此处使用的与电路运行相关的词语“期间”、“当”和“当...时”不是表示在启动动作时立即发生的动作的严格术语，而是在其与由启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传播延迟。此外，术语“当”意指：至少在启动动作的部分持续时间之内发生某个动作。使用词语“大约”或“基本上”意指项素(element)的值具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所指定的值。本领域已恰当的确定了，直至至少百分之十(10％)(对于半导体掺杂浓度，直至百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，术语“被断言”意指信号的有效状态，而术语“反/取反”意指信号的无效状态。信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。因此，“被断言”随使用的是正逻辑或是负逻辑可以是高电压或高逻辑或者低电压或低逻辑，并且“反/取反”随使用的是正逻辑或是负逻辑可以是低电压或低状态或者高电压或高逻辑。此处，使用正逻辑约定，但是本领域的技术人员将理解，也可以使用负逻辑约定。权利要求或/和具体实施方式中在项素名称的一部分中所使用的术语“第一”、“第二”、“第三”等等，用于区别相似的项素，并且并不必然用于描述时间上、空间上、排序上或任何其它方式的顺序。将理解，这样使用的术语在适当情况下是可交换的，并且此处描述的实施例可以以这里描述和说明的以外的顺序运行。

具体实施方式

图1示意地示出了自适应MOS栅极驱动器电路10的部分的示例实施例，该自适应MOS栅极驱动器电路10被配置来形成驱动信号20以驱动半导体开关的栅极并向负载90提供输出电压(Vo)。在一个非限制性例子中，半导体开关可以是MOS晶体管，例如N沟道MOS晶体管11。晶体管11可以被配置来向负载90提供负载电流，包括提供电流给电池充电的情况。在一个实施例中，电路10包括由变频振荡器控制的开关DC-DC变换器，并且还包括栅极电压控制电路，其被配置来在开关DC-DC变换器的最小运行频率处使MOS晶体管的栅源电压(Vgs)最大化。一个实施例包括最大化Vgs以最小化MOS晶体管的导通电阻。在一个实施例中，开关DC-DC变换器可以是电荷泵电路。

在一些系统中，可以期望以比N沟道MOS(NMOS)晶体管的源极电压加该晶体管的导通阈值(Vcth)高的电压偏置其栅极，以完全启动该晶体管。在负载开关的情况下，这可能限制使用输入电压来偏置栅极，因此可以期望使用电路来增加施加到栅极的信号的值。本领域技术人员将理解，这些情况适用于在连续模式下(而不是相反地在开关模式下)运行向负载提供负载电流的晶体管。这些晶体管有时被称为连续通过晶体管(series pass transistor)。该方法还可以被应用到开关的晶体管，例如根据PWM驱动信号开关的晶体管。

在一些系统中，可以使用电荷泵向晶体管栅极提供增加的电压。可以由时钟信号驱动电荷泵。倍增型(doubler type)电荷泵可以与输出电阻器关联地提供近似等于的输入电压两倍的电压。一个实施例可以包括，该电阻器可以近似等于1/C＊F，其中C代表电荷泵的飞跨电容(flying capacitor)并且F代表电荷泵的开关频率。当工作电压下降时，可能有必要使用更高的倍增因子。

MOS晶体管的栅极电容(例如栅源电容(Cgs))通常与晶体管的宽度和长度成正比。通常，从指定的通态电阻并通过其关态泄漏电流得到这些参数。栅极电容和指定的开关导通(switch-on)时间可以定义电荷泵输出电阻。电荷泵的Rout的最大值可以定义工作频率的最小值以及一个或多个飞跨电容。该参数可以影响功耗。

在一个实施例中，可以期望有减少静态功率消耗的方法和/或装置。一个实施例可以包括，期望以减少N沟道MOS开关静态功耗到接近P沟道MOS开关静态功耗的方式控制N沟道MOS开关(例如，晶体管11)。

在一个实施例中，电路10可以包括变频振荡器(VFO)电路或振荡器23、电荷泵电路或电荷泵27、以及功率MOS栅极控制电路或控制电路18。电容器28以概略的方式示出电荷泵27的飞跨电容。本领域普通技术人员将理解，飞跨电容的数量取决于电荷泵27的倍增因子。在非限制性的示例实施例中，电荷泵27可以被配置来以自适应频率运行。一个实施例可以包括，电荷泵可以被配置来以可变频率运行而不是以固定频率运行。一个实施例可以包括，配置VFO 23来向电荷泵27提供时钟(CK)信号或时钟25。电荷泵27可以被配置来形成输出电压(例如，抬升的电压(EV)信号30)，和/或，可以提供输出电流以允许电路18形成驱动信号来驱动晶体管11的栅极。一个实施例可以包括，配置电路18以向振荡器23提供反馈(FB)信号来调制时钟(CK)信号25的频率。一个实施例包括配置VFO来响应于电路18的反馈(FB)信号改变时钟信号的频率。在非限制性示例实施例中，当电路10启动时，VFO和电荷泵可以不关断，而是其可以以处于很低频率的时钟信号稳态运行。电路10的一个实施例可以包括可选的内部稳压器(regulator)16，其被配置来形成内部运行电压(Vop)，该可以内部运行电压用作运行电路18、23和/或27中的一些的电源电压。

一个实施例可以包括配置电路10，以响应于晶体管11的栅源电压(Vgs)与期望值之间的差来控制时钟信号频率。在一个实施例中，电路10可以被配置来响应于晶体管11的Vgs和第一阈值之间的差来调整时钟信号的频率。

在一个非限制性的示例实施例中，电路23可以被配置来响应于晶体管11的Vgs来形成CK信号25的频率。例如，该频率可以是负相关的，使得Vgs值的增加降低该频率。在另一个非限制性的示例实施例中，电路23可以被配置来响应于FB信号形成CK信号25的频率。例如，负相关。在其它实施例中，这些信号可以正相关而不是负相关。在一个非限制性的示例实施例中，电路27可以被配置来响应于晶体管11的Vgs形成EV信号30的值。例如，EV信号30的值可以是负相关的，使得Vgs值的增加降低了EV信号30的电压。在另一个非限制性的示例实施例中，电路27可以被配置来响应于FB信号的值形成EV信号30的值。例如，EV信号30的值可以是负相关的，使得FB信号值的增加降低了EV信号30的电压。在另一个非限制性的示例实施例中，电路27可以被配置来响应于CK信号25的频率形成EV信号30的值。例如，EV信号30的值可以是正相关的，使得CK信号25的频率的增加增加EV信号30的电压。

在另一个非限制性的示例实施例中，电路10可以被配置来在开启(startup)和倾斜上升(ramp-up)阶段期间以最大频率形成时钟信号25的频率。一个实施例可以包括，配置电路10以响应于Vgs的值不小于第一阈值而降低时钟信号的频率。一个非限制性的示例实施例可以包括，形成不超过由用于形成晶体管11的工艺流程的限制所设定的值的第一阈值。一个非限制性的例子可以包括，形成第一阈值以使得不超过工艺流程限制。在一个实施例中，电路10被配置来响应于电荷泵的输出基本上等于各种(miscellaneous)泄漏电流而以最小频率形成时钟信号。一个非限制性的示例实施例可以包括，所述各种泄漏电流的值基本上与电路18和/或电荷泵27的泄漏电流相等。一个非限制性的示例实施例可以包括，所述各种泄漏电流的值包括可能在晶体管11中存在的任何泄漏电流。一个实施例包括，配置电路10来响应于晶体管11的Vgs的变化而改变时钟(CK)信号25的频率。一个实施例可以包括，配置电路10来对于Vgs的值，响应于晶体管11的Vgs的不小于第一阈值的变化而改变时钟(CK)信号25的频率。

在一个非限制性的实施例中，可以连续调整时钟生成器频率为产生和维持Vgs在期望电压范围内所需的最小值。电路10可以被配置来调制VFO频率和/或CK信号25的频率以保持Vgs在仅补偿电路 10的泄漏电流的电压最大值。在一个示例实施例中，是电路18和/或电荷泵27的泄漏电流。一个非限制性的示例实施例可以包括，泄漏电流的值包括可以存在在晶体管11中的任何泄漏电流。电荷泵可以以最大频率开始，来协助提供指定的开启时间(switch-on time)。可以在Vgs接近最大允许Vgs电压时将反馈(FB)信号送回VFO，以降低运行频率并减少由电荷泵提供的电流。在不增加晶体管11的栅极电荷的情况下，当电荷泵的输出电流的值与各种泄漏电流基本相等时，可以达到最小频率。

在一个实施例中，电路10被配置来响应于晶体管11的操作情况调整稳态电荷泵频率，以在晶体管11具有优化的Vgs电压的同时使功耗最小化。在一个实施例中，电路10可以被配置来从电荷泵形成驱动信号20来驱动晶体管11的栅极，该电荷泵在晶体管11的Vgs电压接近阈值时以连续下降的频率操作。在一个非限制性的例子中，导通阈值(Vcth)可以是对于由晶体管传导的漏极源极电流的晶体管导通阈值电压。

图2示意地示出了自适应MOS栅极驱动器电路或驱动器电路38(其是图1中描述的驱动器电路10的替换实施例的部分的示例实施例。电路38可以与电路10类似，并且可以被配置来与电路10类似地运行。电路38包括栅极控制电路40的非限制性示例实施例，栅极控制电路40可以是在图1中描述的电路18的替换实施例。电路40可以与图1中的电路18类似，并且可以被配置来与图1中的电路18类似地运行。在一个实施例中，电路40可以被配置来接收可选的使能(EN)信号，以及可以被配置为使得使得电路40能够响应于该使能信号的第一状态形成驱动信号20。一个实施例可以包括，形成电路40以包括电流源44，电流源44可以被配置来形成电流48来为功率开关的电容充电。在一个非限制性的示例实施例中，功率开关可以是晶体管11。

电路40的一个示例实施例可以包括：与电流源44并联的开关50，第二阈值检测电路47和反馈电路55。电路55被配置来形成反馈(FB)以代表晶体管11的Vgs和补偿晶体管11的泄漏电流的Vgs值之间的差。一个实施例可以包括，电路55被配置来形成补偿电路55的泄漏电流(例如，电路18和/或电荷泵27的泄漏电流)的Vgs值。在另一个实施例中，FB信号可以代表晶体管11的Vgs和第一阈值之间的差。电路55的一个非限制性示例实施例可以包括齐纳二极管42和晶体管43。本领域的技术人员将理解，电路55可以有各种其它实施例，只要该配置检测其值不小于第一阈值的Vgs并且如这里所描述的响应地形成FB信号。例如，电路55可以使用其它参考电路配置代替齐纳二极管42，并且可以有代替晶体管43的信号生成配置。例如，电路55可以包括差分跨导放大器，其将Vgs与来自参考电路的参考信号比较并形成用于FB信号的电流。在一个实施例中，电路38可以被配置来形成对于由晶体管11传导的漏极源极电流处于最大Vgs值的第一阈值。在另一个实施例中，可以配置电路38使得电路23的最小频率是这样的频率，其在不增加晶体管11的栅极电荷的情况下，使电路27形成值基本上与各种泄漏电流(例如，晶体管11的任何泄漏电流)相等的电流29。第二阈值检测电路47的非限制性示例实施例可以包括比较器45，并且还可以包括被配置来形成代表第二阈值的信号的参考46。本领域的技术人员将理解，电路47可以有各种其它实施例，只要该配置检测值不小于第二阈值的Vgs并形成代表已经检测到该情形的信号。

一个实施例可以包括，配置电路40来响应于Vgs值(其可以为不大于第二阈值)而从电路40向晶体管11的栅极提供第一电流(例如，电流48)，以及响应于Vgs值(其可以大于第二阈值)而向晶体管11的栅极提供第二电流(例如电流29)。一个实施例可以包括，配置电路40来响应于Vgs值(其可以为不大于第二阈值)而从选择性地使能的电流源44向晶体管11的栅极提供第一电流。一个实施例可以包括，配置电路40来响应于Vgs值(其可以大于第二阈值)而从电荷泵27向晶体管11的栅极提供第二电流。在一个实施例中，可选的使能信号可以使能电流源44以从电路40提供电流，并使得该电流可以给晶体管11的栅极电容充电。一个实施例可以包括，配置电路 40来响应于Vgs值(其可以不小于第一阈值)而形成反馈(FB)信号。一个实施例可以包括，配置电路40来将Vgs与来自参考电路的电压比较，以确定相对第一阈值的关系。

一个实施例可以包括，配置电路40以将Vgs与由齐纳二极管和P沟道MOS晶体管形成的电压比较，以将确定相对第二阈值的关系。一个非限制性示例实施例可以包括，对于P沟道MOS晶体管的第一阈值的部分使用P沟道晶体管的Vgs。另一个实施例可以包括，配置电路40以将晶体管11的Vgs与齐纳二极管阈值电压比较以形成反馈信号。

在一个实施例中，第一阈值可以比第二阈值大。在另一个实施例中，第二阈值可以比第一阈值大。在另一个实施例中，第一阈值可以基本上与第二阈值相等。

在一个实施例中，VFO 23可以被配置来响应于反馈(FB)信号调整时钟信号25的频率。另一个实施例可以包括，配置VFO来响应于流过与齐纳二极管串联的晶体管43的电流调整频率。可以从VFO内部偏置电流减掉该电流来调整频率。在一个实施例中，VFO可被配置来响应于比第一阈值大的Vgs值而降低时钟信号频率。一个实施例可以包括这样的比较，该比较提高环路的整体性能(稳定性和尖峰滤除)但不直接干涉频率控制。比较器45可以有各种其它替换实施例代替图2中所示的差分放大器，包括简单晶体管(一个或多个)实现方式。例如，可以使用晶体管的Vgs来形成比较。

图3是示出具有由电路10和/或电路38的示例实施例形成的一些信号的曲线的图。横坐标表示时间而纵坐标表示示出信号的增加的值。曲线60示出了输出端或输出13上的输出电压(Vo)的示例实施例。曲线61示出对于小于第二阈值的Vgs值的EV信号30的一个例子，曲线62示出了对于不小于第二阈值Vgs值的的EV信号30的一个例子。曲线63以虚线示出例如在Vgs小于第二阈值的时间期间施加到晶体管11栅极的电压的例子。在第二阈值之后，Vgs可以近似为EV 30的值。曲线64示出时钟信号25的例子。本领域技术人员将理解，为了说明简便，时钟信号25被示出为短脉冲，但是信号25可以具有各种导通时间比(on-time ratios)，并且在一些实施例中，其可以有50-50占空比，其中被断言的时间基本上等于被取反的时间。曲线66示出了时钟信号25的一些不同的相对频率。这一描述参考图2和图3。假定在时间T0(图3)，电路40在开始运行，并且晶体管11的Vgs处于不足以使能晶体管11导通的值。例如，低于晶体管11的导通阈值(Vcth)的值。因此，在输出13上的输出电压(Vo)具有低值。此外，假定输入14上的可选的使能(EN)信号被断言。振荡器23在运行，并形成时钟(CK)信号25以使得电路27形成EV信号30。晶体管11的Vgs的值通常小于第二阈值，这使得比较器45的输出取反并打开开关50。例如，Vgs可以小于来自参考46的信号的值。Vgs通常还小于电路55的第一阈值，这使得反馈信号为低值。由于电路23响应于FB信号形成CK信号25的频率，因此振荡器23运行高频率，例如如曲线64和66所示。在一个实施例中，电路23响应于低值FB信号以CK信号25的最大频率运行。电路27被配置来响应于CK信号25的频率形成EV信号30的值。因此，高时钟频率使得电路27提供具有高电压值的EV信号30，如图3的曲线61所示。电流源44从电荷泵27接收EV电压，并提供第一电流48以开始给晶体管11的栅源电容(Cgs)充电。电流48给Cgs充电并增加晶体管11的Vgs，使得晶体管11开始传导电流，使输出电压(Vo)增加，如曲线60所示。晶体管11的Vgs持续增加并使得晶体管11的导通电阻降低，并且输出13上的输出电压(Vo)持续增加并最终接近输入端或输入12上的输入电压(Vin)的值。例如，Vin的值减去晶体管11的漏极源极电压。

Vgs最终达到第二阈值，例如在T1时间附近，并且电路40响应地禁止用第一电流48给Cgs充电。在电路47的一个非限制性示例实施例中，参考46被配置来形成代表第二阈值的参考信号。对于该示例实施例，比较器45检测值不小于第二阈值的Vgs，并且在比较器45的输出上断言第二阈值检测信号。来自比较器45的断言的信号闭合开关50并终止电流48。电荷泵27持续提供第二电流29。电流29流过开关50以持续向晶体管12的Cgs电容充电并持续增加Vgs。时钟25的频率维持在最大值。本领域的技术人员将理解，电路47可以有其它实施例，例如代替将电流源44短接或在将电流源44短接之外，比较器45的输出可以用于禁止电流源形成电流48。

晶体管11的Vgs最终达到第一阈值，例如在T2时间附近，并且电路55响应于晶体管11的该Vgs而增加FB信号的值。电路55被配置来检测Vgs的值不小于第一阈值，并增加FB信号。在电路55的一个非限制性示例实施例中，反馈电流56开始从电路55流向振荡器23以开始改变时钟信号25的频率。在一个非限制性的示例实施例中，电路55包括连接到晶体管11的栅极的齐纳二极管42以及栅极连接到晶体管11的源极的P沟道MOS晶体管。对于该示例实施例，第一阈值近似为二极管42的击穿电压或齐纳电压加晶体管43的Vgs阈值电压。电路55的该示例实施例被配置来响应于晶体管11的Vgs值不小于第一阈值形成电流56。随着Vgs增加，电流56也增加，这又降低了振荡器频率和时钟25的频率，例如，如曲线64和曲线66在时间T2和T3之间所示的。降低时钟25的频率降低了由电荷泵27形成的电流29的值。电路10(图1)和/或电路40被配置来持续改变时钟25的频率以使得晶体管11的Vgs基本上等于电路55的第一阈值。如果有任何泄漏电流(例如，来自晶体管11的)使得Vgs下降，那么电路55降低电流56使得时钟25的频率增加以及电流29的相应增加，并因此提供更多电流来给晶体管11的Cgs充电以及维持Vgs基本上等于第一阈值。在一个非限制性的示例实施例中，基于晶体管11的Vgs规范将第一阈值配置为具有将Vgs维持在最大允许值的值。例如，晶体管11可以有在特定漏极和源极电压条件和/或温度条件下的最大Vgs的规范。选择第一阈值以对于电路38的预期温度额定值和端12和13处所允许的特定电压条件，将晶体管11的Vgs基本上维持在该最大允许值。

通过致力于泄漏电流的减少，当运行条件有利时，可以降低时钟频率到相当低的值，或者如果电路运行在最坏情况下，时钟频率可以维持高值。在一个非限制性的示例实施例中，时钟频率从启动时大约三百五十千赫兹(350kHz)改变，并且向下调整到当晶体管11的栅极电容被完全充电时(例如，当Vgs不小于第一阈值时)的大约三十五千赫兹(35kHz)。如果输入电压(Vin)较高或如果泄漏电流很低，则可能节省更多的电能。稳态功耗可以接近于P沟道MOS晶体管的稳态功耗(μA范围)，其相比于现有技术的驱动N沟道MOS晶体管的方法提高到50比1。

电路10和/或电路40的配置有助于降低基于N沟道MOS的开关或N沟道MOS功率管理装置(例如，电压稳压器或电池充电器)的功耗。在电压钳位和其它栅极保护电路中可以有最小化的功率损耗。用于监控Vgs的电路可以很简单。在一个示例实施例中，反馈信号可以是由齐纳二极管和P沟道MOS晶体管形成的电流。在一个非限制性的示例实施例中，当栅极电压已达到第一阈值时，可以通过流过齐纳二极管的电流(例如，大约50nA的电流)控制VFO。在一个实施例中，用于第二阈值的电压源(例如，参考46)可以与N沟道MOS晶体管的Vgs对应。

返回参考图3，可以示出三个非限制性的示例阶段。当电路18和/或电路40的一个示例实施例被使能时，当晶体管11的Vgs增加时，电荷泵输出信号增加。电荷泵输出信号可以足够高以提供电流源但还不被短接到栅极。运行频率为最大值。在第二阶段的一个非限制性的示例实施例中，晶体管11的Vgs持续升高以降低晶体管11的导通电阻，并且响应于Vgs的值近似地不小于第二阈值电压，将电荷泵输出直接连接到晶体管11的栅极。在第二阶段的另一个非限制性的示例实施例中，输出电压(Vo)已近似达到Vin。直接将电荷泵27的输出连接到晶体管11的栅极加速了栅极充电并允许电荷泵输出电压被钳位在与栅极相同的电压。在第三阶段的一个非限制性的例子中，反馈电流开始流过齐纳二极管以调整时钟信号的频率。在另一个实施例中，反馈信号增加以降低时钟频率到使得栅极控制电路给晶体管11的栅极提供电流而不增加晶体管11的栅极电容的电荷的最小值。

图4示出了形成在半导体管芯96上的半导体器件或集成电路95的实施例的一部分的放大平面图。在一个实施例中，可以在半导体管芯上形成电路10和/或电路38。在一个实施例中，还可以与电路10和/或电路38一起在半导体管芯上形成晶体管11。

可以在管芯96上形成电路10和/或电路38。管芯96还可以包括在图4中为了附图的简便而没有示出的其它电路。通过本领域技术人员所熟知的半导体制造技术在管芯96上形成一个或多个电路10或38以及器件或集成电路95。

对于上述所有，本领域技术人员将理解，在一个实施例中，自适应MOS栅极驱动器电路可以包括：栅极控制电路，配置来形成驱动信号以驱动MOS晶体管的栅极，例如驱动信号20以驱动晶体管11；变频振荡器，配置来形成时钟信号以及响应于MOS晶体管的Vgs和第一阈值之间的差调整时钟信号的频率；电荷泵电路，配置来向栅极控制电路提供输出电压和输出电流，其中输出电压或输出电流中的一个的值随着时钟信号频率的变化而成比例地改变。

一个实施例可以包括，栅极控制电路可以被配置来响应于MOS晶体管的Vgs值大于第二阈值，将来自电荷泵的输出电流耦接到MOS晶体管的栅极，以及响应于MOS晶体管的Vgs值不大于第二阈值，从栅极控制电路的选择性地使能的电流源提供电流。

在一个实施例中，变频振荡器可以被配置来形成所述来自电荷泵的输出电流以在时钟信号的最小频率处具有最小值，其中来自电荷泵的输出电流的最小值可以基本上等于电路55的泄漏电流(例如，电路18和/或电荷泵27的泄漏电流)。一个非限制性的示例实施例可以包括，输出电流具有这样的值，其包括可以存在于MOS晶体管中的任何泄漏电流。

另一个实施例可以包括，MOS晶体管的泄漏电流可以是在维持MOS晶体管具有大于MOS晶体管的漏极源极泄漏电流的漏极源极电流传导的状态的Vgs最小值处的泄漏电流。

另一个实施例可以包括，MOS晶体管的泄漏电流可以是在不增加MOS晶体管栅源电容上的电荷值的情况下能够提供到MOS晶体管栅极的电流值。

一个实施例可以包括，MOS晶体管的泄漏电流可以是在不小于MOS晶体管的阈值电压的Vgs(例如，使MOS晶体管导通的Vgs)下，在漏极源极电流(可以是MOS晶体管传导的电流)的值下的泄漏电流。

一个实施例可以包括，变频振荡器可以被配置来响应于MOS晶体管的Vgs值可以不小于第一阈值，降低时钟信号的频率。

自适应MOS栅极驱动器电路的一个实施例可以包括用于响应于MOS晶体管的Vgs而改变所述输出电流以驱动晶体管的栅极的装置。

在一个实施例中，变频振荡器可以被配置来响应于MOS晶体管的Vgs值可以小于第一阈值，增加时钟信号的频率。

形成用于MOS晶体管的栅极驱动器电路的方法的一个实施例可以包括：配置栅极驱动器电路以形成驱动电流来提供给MOS晶体管的栅极，其中驱动电流的值是在不增加MOS晶体管的栅源电容上储存的电荷的情况下能够提供到栅极的最小值；以及

配置栅极驱动器电路来响应于MOS晶体管的Vgs的变化来改变驱动电流的值。

方法的一个实施例可以包括：配置栅极驱动器电路来响应于Vgs的增加而减少驱动电流以及响应于Vgs的减少而增加驱动电流。

该方法可以有一个实施例，其可以包括：配置栅极驱动器电路以响应于MOS晶体管的Vgs值大于阈值而减小驱动电流，以及响应于MOS晶体管的Vgs值不大于阈值而增加驱动电流。

该方法的一个实施例可以包括：形成栅极驱动器电路的变频振荡器以形成其频率响应于MOS晶体管的Vgs的变化而改变的时钟信号。

本领域的技术人员将理解，自适应MOS栅极驱动器电路的一个实施例可以包括：

栅极控制电路(例如电路18)，被配置来形成驱动信号以驱动 MOS晶体管(例如，晶体管11)的栅极；

变频振荡器，被配置来形成时钟信号(例如，CK信号)，以及响应于MOS晶体管的Vgs和第一阈值(例如但不限于，电路55的阈值)之间的差调整所述时钟信号的频率；以及

电荷泵电路(例如，电路27)，被配置来向栅极控制电路提供输出电压(例如，电压EV)和输出电流(例如，电流29)，其中输出电流的值与时钟信号频率的变化成比例地改变。

在另一个实施例中，栅极控制电路可以被配置来响应于MOS晶体管的Vgs值大于第二阈值(例如但不限于，参考46)，将来自电荷泵电路的输出电流耦接到MOS晶体管的栅极，以及响应于MOS晶体管的Vgs值不大于第二阈值，从栅极控制电路的选择性地使能的电流源(例如，源44)提供电流。

一个实施例可以包括，变频振荡器可以被配置来形成所述来自电荷泵电路的输出电流以在时钟信号的最小频率处具有最小值，其中来自电荷泵电路的输出电流的最小值基本上等于MOS晶体管的泄漏电流。

在一个实施例中，MOS晶体管的泄漏电流可以是在将MOS晶体管维持在具有大于MOS晶体管的漏极源极泄漏电流的漏极源极电流传导的状态的Vgs最小值下的泄漏电流。

一个实施例可以包括，MOS晶体管的泄漏电流可以是在不增加MOS晶体管栅源电容上的电荷值的情况下能够提供到MOS晶体管栅极的电流值。

在另一个实施例中，MOS晶体管的泄漏电流可以是在不小于MOS晶体管的阈值电压的Vgs下，在作为MOS晶体管传导的漏极源极电流的值下的泄漏电流。

对于一个实施例，变频振荡器可以被配置来响应于MOS晶体管的Vgs值不小于第一阈值，降低时钟信号的频率。

一个实施例可以包括，变频振荡器可以被配置来响应于MOS晶体管的Vgs值小于第一阈值，增加时钟信号的频率。

一个实施例可以包括一种用于响应于MOS晶体管的Vgs而改变输出电流以驱动晶体管的栅极的装置。

本领域的技术人员将理解，形成用于MOS晶体管(例如，晶体管11)的栅极驱动器电路的方法的一个实施例可以包括：

配置栅极驱动器电路(例如但不限于，电路38)来形成驱动电流(例如，电流48)以提供给MOS晶体管的的栅极，其中驱动电流的值是在不增加MOS晶体管的栅源电容上储存的电荷的情况下能够提供到栅极的最小值；以及

方法的一个实施例可以包括：配置栅极驱动器电路以响应于Vgs的增加而减少驱动电流以及响应于Vgs的减少而增加驱动电流。

在一个实施例中，该方法可以包括：配置栅极驱动器电路以响应于MOS晶体管的Vgs值大于阈值而减小驱动电流，以及响应于MOS晶体管的Vgs值不大于阈值的增加驱动电流。

另一个实施例可以包括：形成栅极驱动器电路的变频振荡器形成频率响应于MOS晶体管的Vgs的变化而改变的时钟信号。

本领域的技术人员将理解，形成用于MOS晶体管的栅极驱动器电路的方法的一个实施例可以包括：

配置栅极驱动器电路来形成驱动电流(例如，电流29)以提供给MOS晶体管的的栅极；以及

配置栅极驱动器电路(例如，电路10或38)来响应于MOS晶体管的Vgs的变化来改变驱动电流的值。

该方法的一个实施例可以包括：配置电荷泵电路(27)来响应于晶体管的Vgs的值形成驱动电流(29)的值。

该方法的另一个实施例可以包括：配置栅极驱动器电路来在Vgs具有不小于第一阈值(例如，由电路55代表的值)的值之后改变驱动电流的值。

在另一个实施例中，该方法可以包括：配置栅极驱动器电路来在 Vgs具有不小于第二阈值(例如，来自电路47的值)的值之后改变驱动电流的值，其中第二阈值小于第一阈值。

对于一个实施例，该方法可以包括：配置电荷泵电路以响应于时钟信号(例如，信号25)的频率形成驱动电流的值。

该方法的一个实施例可以包括：配置栅极驱动器电路以响应于晶体管的Vgs的值改变时钟信号的频率。

该方法的另一个实施例可以包括：配置栅极驱动器电路(40)以与晶体管的Vgs的变化相反地来改变驱动电流的值。

尽管用特定的优选实施例和示例实施例描述了说明书的主题，但上述的附图及其说明仅仅描述了该主题的典型的和示例的实施例，并且因此不应被认为限制了其范围，显然许多替换和改变对本领域的技术人员是明显的。例如，就连续通过晶体管描述了该方法，但是该方法和装置也可以应用到开关晶体管。例如，在开关DC-DC转换器的频率高于或等于功率MOS开关的频率的实施例中，功率器件(例如，晶体管11)可以以与功率MOS本身的开关期间兼容的延迟开启，或者，替代地，如果开关DC-DC转换器是电荷泵，则以与小的飞跨电容兼容的延迟开启。如果DC-DC转换器具有与功率MOS相同的频率，则电荷泵的飞跨电容须足够大以快速充电功率MOS栅极。在另一个实施例中，存储电容器(reservoir capacitor)可以与DC-DC转换器的输出连接，以提供低输出阻抗的内部电源电压，其可以用于通过另外的开关给功率MOS(例如，晶体管11)栅极充电。可以通过另一开关进行栅极的放电。

如下面的权利要求所反映的，实用新型的许多创造性的方面可以在于少于前述公开的单一实施例的所有特征。因此，下述的权利要求被明确地包含在具体实施方式中，每一个权利要求独自为实用新型的单独的实施例。此外，尽管此处描述的一些实施例包括某些也被包括在其它实施例中的特征，但如本领域技术人员将理解的，不同实施例的特征的组合也在本实用新型的范围内，并且形成不同的实施例。

Claims

1.一种自适应MOS栅极驱动器电路，特征在于，其包括：

栅极控制电路，配置来形成驱动信号以驱动MOS晶体管的栅极；

变频振荡器，配置来形成时钟信号以及响应于所述MOS晶体管的Vgs和第一阈值之间的差调整所述时钟信号的频率；以及

电荷泵电路，配置来向所述栅极控制电路提供输出电压和输出电流，其中所述输出电流的值随所述时钟信号的频率的变化而成比例地改变。

2.如权利要求1所述的自适应MOS栅极驱动器电路，特征在于，其中所述栅极控制电路被配置来响应于所述MOS晶体管的Vgs的值大于第二阈值将来自所述电荷泵电路的输出电流耦接到所述MOS晶体管的栅极，以及响应于所述MOS晶体管的Vgs的值不大于所述第二阈值而从栅极控制电路的选择性地使能的电流源提供电流。

3.如权利要求2所述的自适应MOS栅极驱动器电路，特征在于，其中所述变频振荡器被配置为使得来自所述电荷泵电路的输出电流在所述时钟信号的最小频率处具有最小值，其中来自所述电荷泵电路的输出电流的所述最小值基本上等于所述MOS晶体管的泄漏电流。

4.如权利要求3所述的自适应MOS栅极驱动器电路，特征在于，其中所述MOS晶体管的泄漏电流是在将所述MOS晶体管维持在其漏极源极电流传导大于该MOS晶体管的漏极源极泄漏电流的状态的Vgs最小值下的泄漏电流。

5.如权利要求1所述的自适应MOS栅极驱动器电路，特征在于，其中所述变频振荡器被配置来响应于所述MOS晶体管的Vgs值不小于所述第一阈值，降低所述时钟信号的频率。

6.如权利要求1所述的自适应MOS栅极驱动器电路，特征在于，其中所述变频振荡器被配置来响应于所述MOS晶体管的Vgs值小于所述第一阈值，增加所述时钟信号的频率。

7.一种用于MOS晶体管的栅极驱动器电路，特征在于：

所述栅极驱动器电路被配置来形成驱动电流以提供给所述MOS晶体管的栅极，其中所述驱动电流的值是在不增加该MOS晶体管的栅源电容上储存的电荷的情况下能够提供到所述栅极的最小值；并且

所述栅极驱动器电路还被配置来响应于所述MOS晶体管的Vgs的变化，改变所述驱动电流的值。

8.一种用于MOS晶体管的栅极驱动器电路，特征在于：

所述栅极驱动器电路被配置来形成驱动电流以提供给所述MOS晶体管的栅极；以及

所述栅极驱动器电路还被配置来响应于所述MOS晶体管的Vgs的变化来改变驱动电流的值。

9.如权利要求8所述的栅极驱动器电路，特征在于，还包括电荷泵电路，被配置来响应于所述MOS晶体管的Vgs值形成所述驱动电流的值。

10.如权利要求9所述的栅极驱动器电路，特征在于，其中所述栅极驱动器电路被配置来在Vgs具有不小于第一阈值的值之后改变所述驱动电流的值。

11.如权利要求10所述的栅极驱动器电路，特征在于，其中所述栅极驱动器电路被配置来在Vgs具有不小于第二阈值的值之后改变所述驱动电流的值，其中所述第二阈值小于所述第一阈值。