CN204118105U - 一种led外延片结构 - Google Patents

Abstract

本实用新型公开了一种LED外延片结构，其特征在于该结构LED外延片包括至少两个pn结，构成至少两个发光区域。每个pn结间设置有多量子阱以提高电子和空穴的复合发光效率。该多pn结LED外延片结构包括n型半导体和p型半导体交替生长的多层构造。由于发光区域成倍增加，因此可以通过增加LED芯片输入电流以提升发光密度和亮度，同时避免了大电流情况下影响光效的电子溢出问题。

Description

一种LED外延片结构

技术领域

    本实用新型涉及固态照明和显示领域，特别是涉及LED外延芯片结构，该结构能够大幅提高LED的发光密度和亮度。

背景技术

    固态LED(发光二极管，Light Emitting Diode)光源因其高效、长寿、高显色性、启动迅速和环保的优点在照明和显示设备正获得越来越广泛的应用。总结有关LED的各种技术发展路线，可以发现最终都归结于怎样提高光效和亮度。至今，在提高光效方面，相关研究和应用成果卓著，最新商业化的白光LED的光效记录已经达到200lm/W以上，已远远高于节能灯60lm/W的典型光效。然而，有关亮度提高方面的进展却相对缓慢，因而限制了LED在更广泛领域的应用。例如，现有的LED投影仪光源只能达到500lm的光输出，所以只能应用在一些低端且投影面积较小的投影仪上，而主流投影仪依旧使用至少能输出3000lm超高压汞灯和短弧氙灯。还有，目前大功率的工业和商用照明所使用的光源主要还是依赖金属卤化物灯，LED灯无论在亮度和功率方面都无法达到要求。

    高亮度LED技术是现阶段LED照明器件的主要发展方向，它能够使得LED封装器件的尺寸做得更小、性能更高，能为照明设计提供更多的创意空间和应用解决方案，

    提高LED亮度就需要提高LED的发光密度，通常的手段一是提高LED芯片的电流密度，二是增大每个发光芯片的面积，但是过高的电流密度会造成电子溢出，也会使得芯片局部过热，从而降低量子发光效率，缩短了LED寿命，而过大的芯片面积会使得LED的应力问题更加突出，容易造成损坏，也不利于光效。

    LED的发光来自于LED芯片中pn结(pn Junction)，也就是p型半导体和n型半导体相互接触的界面区域。通常，LED的pn结间设有多量子阱构造，形成发光区域。目前商业化的LED外延芯片多具有3-14层量子阱。多量子阱的结构有利于将载流子限制在势阱中，因而能够提高电子-空穴的复合效率，从而提升发光效率。然而，无论具有多少层量子阱，现有每个LED外延芯片的pn结只有一个，这一结构限制了LED芯片亮度的进一步提升和功率的提高，无法满足更多的照明和显示设备如投影仪灯的亮度要求。

    实用新型内容：

    为了有效提高LED的发光密度从而提升LED的亮度，本实用新型提出了具有多个pn结也就是多个发光区域的LED外延片结构。这一外延结构能够使得LED输入电流成倍增加而无需担心电子溢出的问题，因而能够在保证较高光效的前提下大幅提高单位面积的光输出，也就是发光密度和亮度。

    具体地，本实用新型提出了一种具有多个pn结的LED外延芯片结构，该结构中外延层生长在一衬底上，各淀积层均顺序生长，每一层材料生长在前一层之上。该结构的基本特征在于外延层包括n型半导体和p型半导体交替生长的多层构造，由此构成至少两个pn结。

    所述的pn结间设有多量子阱。

所述的具有多个pn结的LED外延片结构由下而上依次包括：

衬底、缓冲层、可选生长的不掺杂化合物层、第一n型半导体层、第一发光层、p型半导体层、第二发光层、第二n型半导体层。其中发光层也就是pn结间设有多量子阱；第二n型半导体层上面可以继续外延生长第三发光层和另一层p型半导体层，以此延续周期叠加，可根据实际需要确定最终pn结的数目和以 “多量子阱层-p型或n型半导体层”（不含第一n型半导体层）为单元的外延周期数，该单元内p型或n型半导体的选择要求和相邻发光层的另一侧的半导体不同。 最上面的一层n型或者p型半导体（根据pn结的数目所确定）之上可优选地再淀积一层重掺杂的n型或者p型半导体层，其上再淀积透明导电层。

LED芯片常见问题除了电子溢出外，还有位错现象，容易引起LED芯片产生裂纹，其原因在于晶格失配和热膨胀系数的差异。此外，静电放电ESD(ElectroStatic Discharge)也是LED外延芯片常遇到的问题。为了减少电子溢出、降低位错密度和防止静电放电，可在发光层和p型或者n型半导体层之间，或者同时在发光层和p型半导体间以及发光层和n型半导体层之间，插入一层或多层阻挡层。

在一些实例中，可有选择地在某些层之间再插入过渡层，例如在n型半导体层和发光层之间可插入多量子阱的弛豫层，在发光层和阻挡层之间可加入超晶格层和低温p型或n型半导体层(p型或n型的选择需和最邻近的半导体层一致)，也可在最上面的透明导电层之下加入表面粗化的p型或者n型半导体层。

在另外一些实例中，衬底之上生长有反射层或者图案层。

而在其他一些实例中，依据材料中元素组份的变化，可将某一层再细化分成若干淀积层。

在所述具有多个pn结的LED外延芯片结构中：

衬底材料优选为蓝宝石（Al₂O₃）、碳化硅（SiC）、硅（Si）、氧化锌（ZnO）、硒化锌（ZnSe）、砷化镓（GaAs）或者磷化镓（GaP）其中之一，衬底的厚度可设为 300-1500μm；

缓冲层的材料可优选氮化镓（GaN）、氮化铝（AlN）、氮化铟镓（InGaN）、氮化铝铟（AlInN）、氮化铝铟镓(AlInGaN)、磷化镓（GaP）、磷化铟镓（InGaP）、磷化铝铟镓（AlInGaP）、砷化镓（GaAs）、砷化铝镓（AlGaAs）以及磷化镓砷（GaAsP），通常厚度10nm以上，例如可选25nm；

不掺杂化合物层可以是蓝光紫光常用的GaN、氮化铝镓(AlGaN)或是不同元素组份的AlInGaN，也可以是红黄光常用的GaP或不同元素组份AlInGaP， 或者是GaAs、AlGaAs以及GaAsP，厚度通常为1.5-3.5μm；

n型半导体层，可选掺杂了n型杂质的GaN、AlN、InGaN、AlInN、AlInGaN、GaP，InGaP、AlInGaP，GaAs、 AlGaAs以及GaAsP。该层的厚度可设为1.0-3.5μm。

阻挡层可选不同元素组份的AlInGaN、AlGaN、InGaN、GaN、AlInGaP或AlGaAs，其中可掺杂p型或n型杂质。

发光层具有多量子阱构造，成份可以是InGaN/GaN、AlInGaP或者AlGaAs。多量子阱中的势垒层和势阱层交替生长，共可设4-15周期单元。势垒层和势阱层的典型厚度分别是10-20nm和2-5nm。

p型半导体层，可选掺杂了p型杂质的GaN、AlN、InGaN、AlInN、AlInGaN、GaP，InGaP、AlInGaP，GaAs、AlGaAs以及GaAsP。厚度通常在50nm以上，如150nm。

透明导电层可优选氧化铟锡ITO导电玻璃膜。

上述每个多元系材料可以有不同的元素组份，例如，四元系AlInGaN其组份可由Al_xIn_yGa_1-x-yN中的x，y和1-x-y来表示，其中可设0≤ x < 0.3, 0≤y < 0.4, x + y ≤ 0.5。

LED芯片的外延方法有气相外延(VPE)、液相外延(LPE)、金属有机化学气相淀积(MOCVD，Metal-organic Chemical Vapor Deposition)、分子束外延(MBE)。目前LED工业界主要采用MOCVD外延技术。

本实用新型所提出的外延结构，无论各淀积层怎样变化，都脱离不了一个基本特征，就是该外延结构中具有至少两个pn结也就是至少两个发光区域，因而能够大幅增大输入电流，从而提升发光密度和亮度。例如，在具有两个pn结的“n型半导体层-pn结-p型半导体层-pn结-n型半导体层”的基本外延结构中，电流由p型半导体层流入进而分叉流入两个pn结，再分别从两个n型半导体层流出，其效果相当于两个并联的具有单个pn结的芯片，但是总的尺寸减小了一倍，因此能够使得发光密度和亮度成倍提高，同时由于流过每个pn结的电流并没有增加，量子发光效率也就得到了保障。

值得强调的是本实用新型适用于任何波长的LED外延芯片。

附图说明

图1是本实用新型所阐述的LED外延片结构的一个蓝光LED外延片实例。

具体实施方式

本实用新型提出了一种具有多个pn结的LED芯片结构，用以大幅提高LED发光亮度和功率。为了将本实用新型的概念、技术方案和优点阐述得更加明白，以下结合附图实例对本实用新型作进一步的具体说明。此实例仅作解释本实用新型之用，并不用于限定本实用新型。

图1所示的是一依据本实用新型精神所设计的一个蓝光LED外延芯片结构，具有两个pn结，适用于MOCVD的气相淀积技术。该结构依据气相淀积顺序，自下而上包括：

衬底1：优选蓝宝石（Al2O3）、碳化硅（SiC）或者硅（Si），厚度为300-1500μm，可设为1000μm；

缓冲层2：生长在衬底上，材料可选GaN或AlN，厚度大于10nm，可设为25nm；

不掺杂的氮化物层3：优选GaN、AlGaN或其任意组合，生长在缓冲层上，厚度为1.5-3.5μm，可设为2.5μm；

第一n型氮化物半导体层4：生长在不掺杂的氮化物层上，材料可在GaN、AlN、InGaN、AlInN和AlInGaN之中选其一，所掺杂质可选硅（Si）或锗（Ge）, 该层厚度为1.0-3.5μm，可设2.0μm;

    阻挡层5：生长于第一n型氮化物层上，材料可选AlGaN或是不同元素组份的AlInGaN，厚度10-30nm, 可设20nm；

第一多量子阱发光层（pn结）6：生长在阻挡层5之上，材料可选InGaN/GaN,势垒的厚度为15nm，势阱的厚度为3nm， 共4-15周期，可设10个周期；

    阻挡层7：生长于第一多量子阱上，材料可选AlGaN或是不同元素组份的AlInGaN，其中可掺杂p型杂质，该层厚度110-30nm, 可设20nm；

    p型氮化物半导体层8：生长在阻挡层7上面，材料可从GaN、AlN、InGaN、AlInN和AlInGaN中选其一，所掺杂质可选镁（Mg），厚度在50nm以上，可设200nm；

    阻挡层9：生长P型氮化物层之上，材料可选AlGaN或是不同元素组份的AlInGaN，其中可掺杂p型杂质，该层厚度10-30nm, 可设20nm；

第二多量子阱发光层（pn结）10：生长在阻挡层9之上，材料可选InGaN/GaN,势垒的厚度为15nm，势阱的厚度为3nm，共4-15周期，可设10个周期；

阻挡层11：生长在第二多量子阱之上，材料可选AlGaN或是不同元素组份的AlInGaN，厚度10-30nm, 可设20nm；

第二n型氮化物半导体层12：生长在阻挡层11上面，材料可从GaN、AlN、InGaN、AlInN和AlInGaN选其一，所掺杂质为硅（Si）或锗（Ge）, 该层厚度为1.0-3.5μm，可设2.0μm;

重掺杂的n型氮化物半导体层13：生长在第二n型氮化物层之上，其上表面可以粗化以利更多光线出射到芯片外面；

ITO透明导电层14。

上述实施例和附图用以阐述在本实用新型的内容，但并非限定了本实用新型的产品结构和形态，任何本领域普通技术人员皆有可能对其做适当变化和修饰，这些变化和修饰均不能视作脱离本实用新型的专利范畴。

Claims (8)

1.一种LED外延片结构，其特征在于，该结构LED外延片包括至少两个pn结。

2. 如权利要求1所述的LED外延片结构，其特征在于，该结构包括n型半导体和p型半导体交替生长的多层构造。

3.如权利要求1或2所述LED外延片结构，其特征在于，所述pn结间设置有多量子阱。

4. 如权利要求3所述LED外延片结构，其特征在于，所述外延片结构依据外延淀积顺序自下而上依次包括：

衬底层、缓冲层、第一n型半导体层、第一多量子阱层、p型半导体层、第二多量子阱层和第二n型半导体层。

5. 如权利要求4所述LED外延片结构，其特征在于，所述外延结构具有更多以“多量子阱层-p型或n型半导体层”为单元的多个周期层。

6. 如权利要求4所述LED外延片结构，其特征在于，所述缓冲层和所述第一n型半导体之间加有不掺杂化合物层，所述第二n型半导体层之上淀积有重掺杂n型半导体层。

7. 如权利要求4所述LED外延片结构，其特征在于，所述p型半导体层和所述第一多量子阱、第二多量子阱之间加有阻挡层。

8. 如权利要求4所述LED外延片结构，其特征在于，所述第一n型半导体层和所述第一多量子阱之间，所述第二多量子阱和所述第二n型半导体层之间，均加有阻挡层。