CN204117196U

CN204117196U - 一种具有高运算性能的专用图像模式识别处理器

Info

Publication number: CN204117196U
Application number: CN201420514183.4U
Authority: CN
Inventors: 孙兴国
Original assignee: 孙兴国
Current assignee: Yinke looks control (Beijing) Science and Technology Ltd.
Priority date: 2014-09-09
Filing date: 2014-09-09
Publication date: 2015-01-21
Anticipated expiration: 2024-09-09

Abstract

本实用新型涉及图像识别技术，具体公开了一种具有高运算性能的专用图像模式识别处理器，包括通用处理器接口、主控、专用模式识别电路模块、内部缓存、外部存储器接口阵列与图像接口。通用处理器接口一端与通用处理器连接，另一端与主控连接，主控与专用模式识别电路模块连接，专用模式识别电路模块与内部缓存连接，内部缓存与外部存储器接口阵列连接，外部存储器接口阵列的另一端与存储器阵列连接，内部缓存、外部存储器接口阵列均与图像接口连接，图像接口与图像数据接口电路连接。本实用新型针对当前图像识别技术的速度缓慢问题，提出了一种专用图像处理器的架构、电路，显著提升图像识别的速度，并可持续的进行功能性能的演进。

Description

一种具有高运算性能的专用图像模式识别处理器

技术领域

本实用新型涉及图像识别技术，具体是一种具有高运算性能的专用图像模式识别处理器。

背景技术

随着计算机技术与信息技术的发展，图像识别技术获得了越来越广泛的应用，例如医疗诊断中各种医学图片的分析与识别、天气预报中的卫星云图识别、工业自动化中的部件安装与质量检测、智能交通中的车牌识别与车辆轨迹检测。图像识别技术越来越多的融入到我们的日常生活中。

图像识别技术在实际的应用过程中，越来越多的问题凸显出来，其中制约图像识别技术应用的总要因素是识别速度问题。在工业自动化中，识别速度的缓慢，导致产线无法全速运行。智能交通的识别速度缓慢，导致很多违章的车辆逃过了电子眼。人脸识别的缓慢，致使罪犯面孔识别的设备极其昂贵。

依赖高配置的PC和显卡是当前提升识别算法速度的主要方式。这套系统虽然极其灵活，但确牺牲了速度与成本。PC系统是为了满足通用的计算需求，每进行一次计算，均依赖内存、cache、内部总线、几十级的流水线。显卡关注于3D图像的构建和着色填充，对于图像识别算法并不能完全发挥它的性能。当前遇到此类问题的原因在于，我们拿通用的设备，来完成专用的计算，就像人类能完成不同的工作，但是单说写字的速度确没有打印机快。

实用新型内容

本实用新型的目的在于提供一种具有高运算性能的专用图像模式识别处理器，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种具有高运算性能的专用图像模式识别处理器，包括通用处理器接口、主控、专用模式识别电路模块、内部缓存、外部存储器接口阵列与图像接口；通用处理器接口一端与通用处理器连接，另一端与主控连接，主控与专用模式识别电路模块连接，专用模式识别电路模块与内部缓存连接，内部缓存与外部存储器接口阵列连接，外部存储器接口阵列的另一端与存储器阵列连接，内部缓存、外部存储器接口阵列均与图像接口连接，图像接口与图像数据接口电路连接；通用处理器接口是用于接收上位主机发出的识别命令的电路模块，上位主机通过该接口访问内部执行情况和结果；主控是用于细分上位机命令，并收集各个运算模块计算结果的电路模块；专用模式识别电路模块是完成具体算法任务的电路模块；内部缓存对图像的行数据进行缓存；外部存储器接口阵列提高数据带宽；图像接口是完成接收图像数据的电路。

作为本实用新型进一步的方案：所述图像接口采用图像传感器接口、HDMI接口或V-BY-ONE HS图像接口。

作为本实用新型进一步的方案：通用处理器接口包括物理层、链路层与协议层，协议层包括包过滤器、控制命令接收通道、数据包接收通道、数据解包、数据组包、控制命令反馈通道、数据包发送通道、接口寄存器阵列与包组件；物理层与上位机接口连接，协议层与内部控制总线连接。

作为本实用新型进一步的方案：所述图像数据接口电路包括数据相位调节与锁定电路、图像数据流完整性检测电路、异步时钟匹配电路、线控电路与寄存器配置电路；线控电路、寄存器配置电路均与内部控制总线连接，线控电路还与外部图像传感线控信号连接，寄存器配置电路与SPI/IIC接口连接，数据相位调节与锁定电路与外部图像传感器数据流连接，异步时钟匹配电路与内部数据流总线连接。

作为本实用新型进一步的方案：所述专用图像模式识别处理器的电路包括主控电路、数据接口总线与输入输出交叉总线；数据接口总线通过算法模块与输入输出交叉总线连接，数据接口总线还与内部缓存接口连接。

与现有技术相比，本实用新型的有益效果是：本实用新型针对当前图像识别技术的速度缓慢问题，提出了一种专用图像处理器的架构、电路，显著提升图像识别的速度，并可持续的进行功能性能的演进。

附图说明

图1是本实用新型的结构框图；

图2是通用处理器接口的结构框图；

图3是图像数据接口电路框图；

图4是专用图像模式识别处理器的电路框图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1，本实用新型实施例中，一种具有高运算性能的专用图像模式识别处理器，包括通用处理器接口、主控、专用模式识别电路模块、内部缓存、外部存储器接口阵列与图像接口。通用处理器接口一端与通用处理器连接，另一端与主控连接，主控与专用模式识别电路模块连接，专用模式识别电路模块与内部缓存连接，内部缓存与外部存储器接口阵列连接，外部存储器接口阵列的另一端与存储器阵列连接，内部缓存、外部存储器接口阵列均与图像接口连接，图像接口与图像数据接口电路连接。

通用处理器接口是用于接收上位主机发出的识别命令的电路模块，上位主机通过该接口访问内部执行情况和结果。如：上位机发出的命令为：进行0~90度的图像旋转，精度1度，并进行图像模板匹配。图像识别处理器完成处理后，通知PC完成处理，并将匹配结果展现在接口寄存器中。

主控是用于细分上位机命令，并收集各个运算模块计算结果的电路模块。如：将0~90度的图像旋转，精度为1度，并进行图像模板匹配的运算任务，分发给91个专用模式识别电路模块，每个专用识别电路模块只完成一个角度的旋转和模板匹配任务。

专用模式识别电路模块是完成具体算法任务的电路模块，它由典型的图像算法电路组成，当前通用的模式识别算法种类不多，这为该模块的实现提供了可行性。

内部缓存：由于内部缓存的成本较高，主要对图像的行数据进行缓存。

外部存储器接口阵列：当前的DDR芯片较为便宜，外部可连接多片存储器，提高数据带宽是外部存储器接口阵列主要升级的方向。

图像接口是完成接收图像数据的电路。图像接口可以是图像传感器接口、HDMI接口或V-BY-ONE HS等图像接口。

请参阅图2，通用处理器接口包括物理层、链路层与协议层，协议层包括包过滤器、控制命令接收通道、数据包接收通道、数据解包、数据组包、控制命令反馈通道、数据包发送通道、接口寄存器阵列与包组件。物理层与上位机接口连接，协议层与内部控制总线连接。

物理层主要规定了接口连接方式和传输的波形。这里使用10B/8B编码的差分线路进行通信，特点是速度高，连线数量少。链路层主要对物理层传输的包的对错进行检查。包过滤器检查包的发送地址和接收地址是否满足要求，对不满足要求的包进行过滤。控制命令接收通道对内部控制寄存器阵列进行配置的数据通道，它将寄存器的地址和值交给接口寄存器阵列，将包号交给控制命令反馈通道。数据包接收通道用于大批量接收上位机数据的通道，由起始地址、包数据组成。数据解包是根据图像数据的格式分解成内部计算使用的图像数据格式。数据组包是内部计算使用的图像数据包，转换为外部图像数据的格式，并打为一个数据包。控制命令反馈通道对接收到的正确的包或错误的包，按照一定的格式进行命令反馈，通知上位机，数据收到的正确与否。数据包发送通道将数据地址，数据长度和具体数据构建为一个包。包组件将所有待发送的包进行组件，成为一个含有发送目标地址、发送源地址的包。

请参阅图3，图像数据接口电路包括数据相位调节与锁定电路、图像数据流完整性检测电路、异步时钟匹配电路、线控电路与寄存器配置电路。线控电路、寄存器配置电路均与内部控制总线连接，线控电路还与外部图像传感线控信号连接，寄存器配置电路与SPI/IIC接口连接，数据相位调节与锁定电路与外部图像传感器数据流连接，异步时钟匹配电路与内部数据流总线连接。

数据相位调节与锁定电路用于寻找最好的数据采用相位，并进行数据锁定的电路模块。图像数据流完整性检测电路对接收到的图像行、列数据进行统计，对于数据不完全的图像进行删除，完整的图像数据才可以进行内部计算。异步时钟匹配电路解决数据流的内部、外部传输频率的不匹配问题。线控电路产生传感器的曝光触发信号和行场同步触发信号。寄存器配置电路对寄存器的运行状况，进行实时的配置，保证传感器的正常工作。

请参阅图4，专用图像模式识别处理器的电路包括主控电路、数据接口总线与输入输出交叉总线。数据接口总线通过算法模块与输入输出交叉总线连接，数据接口总线还与内部缓存接口连接。

主控电路控制内部算法模块计算的先后顺序，并收集计算结果。数据接口总线与内部缓存进行通信，获取或写出图像数据。输入输出交叉总线：对于具有先后计算关系的算法模块，该模块会将前级算法模块的输出数据，直接与后级算法模块数据的输入接口进行连接。该模块可以极大的减少外部存储器的带宽压力。

本实用新型专门针对图像处理，用更低的成本实现更高的运算效率。表1是在相同的成本下，传统方式与专用的专用图像模式识别处理器的运行效率的对比。

表1

成本：5000元的系统（2014年）	1秒内200万像素黑白图像canny算子的计算图像数量
		使用通用PC（3.2G主频 4核）	60 帧每秒
使用FPGA制作的专用图像模式识别处理器（60条流水线，125MHz主频）	3600帧每秒
		使用ASIC制作的专用图像模式识别处理器（60条流水线，500MHz主频）	14400帧每秒

本实用新型针对当前图像识别技术的速度缓慢问题，提出了一种专用图像处理器的架构、电路，显著提升图像识别的速度，并可持续的进行功能性能的演进。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims

1.一种具有高运算性能的专用图像模式识别处理器，其特征在于，包括通用处理器接口、主控、专用模式识别电路模块、内部缓存、外部存储器接口阵列与图像接口；所述通用处理器接口一端与通用处理器连接，另一端与主控连接，主控与专用模式识别电路模块连接，专用模式识别电路模块与内部缓存连接，内部缓存与外部存储器接口阵列连接，外部存储器接口阵列的另一端与存储器阵列连接，内部缓存、外部存储器接口阵列均与图像接口连接，图像接口与图像数据接口电路连接；通用处理器接口是用于接收上位主机发出的识别命令的电路模块，上位主机通过该接口访问内部执行情况和结果；主控是用于细分上位机命令，并收集各个运算模块计算结果的电路模块；专用模式识别电路模块是完成具体算法任务的电路模块；内部缓存对图像的行数据进行缓存；外部存储器接口阵列提高数据带宽；图像接口是完成接收图像数据的电路。

2.根据权利要求1所述的具有高运算性能的专用图像模式识别处理器，其特征在于，所述图像接口采用图像传感器接口、HDMI接口或V-BY-ONE HS图像接口。

3.根据权利要求1所述的具有高运算性能的专用图像模式识别处理器，其特征在于，通用处理器接口包括物理层、链路层与协议层，协议层包括包过滤器、控制命令接收通道、数据包接收通道、数据解包、数据组包、控制命令反馈通道、数据包发送通道、接口寄存器阵列与包组件；物理层与上位机接口连接，协议层与内部控制总线连接。

4.根据权利要求1所述的具有高运算性能的专用图像模式识别处理器，其特征在于，所述图像数据接口电路包括数据相位调节与锁定电路、图像数据流完整性检测电路、异步时钟匹配电路、线控电路与寄存器配置电路；线控电路、寄存器配置电路均与内部控制总线连接，线控电路还与外部图像传感线控信号连接，寄存器配置电路与SPI/IIC接口连接，数据相位调节与锁定电路与外部图像传感器数据流连接，异步时钟匹配电路与内部数据流总线连接。

5.根据权利要求1所述的具有高运算性能的专用图像模式识别处理器，其特征在于，所述专用图像模式识别处理器的电路包括主控电路、数据接口总线与输入输出交叉总线；数据接口总线通过算法模块与输入输出交叉总线连接，数据接口总线还与内部缓存接口连接。