CN204117139U - 一种rs485的方向控制电路 - Google Patents
一种rs485的方向控制电路 Download PDFInfo
- Publication number
- CN204117139U CN204117139U CN201420509280.4U CN201420509280U CN204117139U CN 204117139 U CN204117139 U CN 204117139U CN 201420509280 U CN201420509280 U CN 201420509280U CN 204117139 U CN204117139 U CN 204117139U
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- bus
- data
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
一种RS485的方向控制电路,包括依次连接的CPU、RS485芯片和RS485接口;CPU中的UART模块的数据接收管脚RX与RS485芯片的RO管脚相连,UART模块的数据发送管脚TX的输出分成两个支路,一路经过一级反相器后形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接,另一路经过两级反相器后与RS485芯片的DI管脚连接;RS485芯片的管脚A与RS485接口的管脚A连接,形成RS485总线的A线;RS485芯片的管脚B与RS485接口的管脚B连接,形成RS485总线的B线;同时在RS485总线的A线与电压源之间串联一上拉电阻,RS485总线的B线与地之间串联一下拉电阻;本实用新型对RS485芯片进行方向控制,提高了总线响应速度,保证了嵌入式系统中数据与控制信号的同步。
Description
技术领域
本实用新型涉及RS485技术领域,具体涉及一种RS485的方向控制电路。
背景技术
RS485总线是由CPU中UART(Universal Asynchronous Receiver/Transmitter,通用异步收发传输器)模块经过RS485芯片转换而来,在半双工模式通信时,需要进行收发控制(即方向控制),通常情况下,方向控制由CPU的IO口配置而来,通过软件的方式对IO口进行操作,达到方向控制的目的,以符合数据收发的规则。
在嵌入式系统开发中,由于系统在数据传输(主要指发送数据)和IO控制(方向控制)时均参与调度,数据传输主要路径有应用层->内核->底层驱动->硬件寄存器等,IO控制主要路径有内核->底层驱动->硬件寄存器等。由于IO控制对应用层不可见,且IO控制的时机在驱动层很难把握,要么会早于数据传输,要么会晚于数据传输,这就会引起方向控制信号和数据到达RS485芯片时存在一定时延,这种不同步,可能会导致数据错误。
发明内容
为了解决上述现有技术存在的问题,本实用新型提供一种RS485的方向控制电路,对RS485芯片进行方向控制,提高了总线响应速度,保证了嵌入式系统中数据与控制信号的同步。
为达到以上目的,本实用新型采用如下技术方案:
一种RS485的方向控制电路,包括依次连接的CPU、RS485芯片和RS485接口;所述CPU中的UART模块的数据接收管脚RX与RS485芯片的RO管脚相连,所述UART模块对数据发送信号TXD进行反相的连接方式如下:所述UART模块的数据发送管脚TX的输出分成两个支路,一路经过一级反相器后形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接,另一路经过两级反相器后与RS485芯片的DI管脚连接;所述RS485芯片的管脚A与RS485接口的管脚A相连接,形成RS485总线的A线;所述RS485芯片的管脚B与RS485接口的管脚B相连接,形成RS485总线的B线;同时在RS485总线的A线与电压源之间串联一上拉电阻,RS485总线的B线与地之间串联一下拉电阻。
所述UART模块对数据发送信号TXD进行反相的连接方式如下:所述UART模块的数据发送管脚TX的一路与三极管K1的基极之间串联有第一电阻RI,三极管K1的基极与电源VCC之间串联有第三电阻R3,同时三极管K1的基极与地之间串联有电容C1,三极管K1的发射极接地,三极管K1的集电极形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接,同时三极管K1的集电极与电源VCC之间串联有上拉电阻R2;所述UART模块的数据发送管脚TX的另一路直接与RS485芯片的DI管脚连接。
和现有技术相比较,本实用新型具有如下优点:
1)利用CPU中UART模块的发送数据信号TXD无数据时保持高电平的特点,以及RS485总线无数据时呈高阻态的特性,将TXD信号进行反相后得到方向控制信号DIR,对RS485芯片进行方向控制,提高了总线响应速度,保证了嵌入式系统中数据与控制信号的同步。
2)降低了嵌入式系统中RS485驱动的开发难度,可以直接使用嵌入式系统中提供的标准UART模块驱动进行RS485数据收发,减少了软硬件耦合。同时,将用来进行方向控制的IO口从CPU释放,为系统节省了IO资源。
附图说明
图1为传统的RS485电路框图。
图2为本实用新型RS485电路框图。
图3为本实用新型TXD的反相使用NPN三极管完成的部分电路图。
具体实施方式
以下结合附图及具体实施例,对本实用新型作进一步的详细描述。
如图1所示,为传统的RS485电路,由CPU的UART模块经过RS485芯片转换而来。UART模块的数据接收管脚RX与RS485芯片的管脚RO相连,UART模块的数据发送管脚TX与RS485芯片的管脚DI相连。由于RS485总线的半双工特性,所以在同一时刻,接收和发送只能有一个有效,即RS485芯片的接收控制/RE和发送控制DE逻辑电平必须相同,因此,通常使用CPU的一个IO口作为方向控制管脚DIR与RS485芯片的/RE和DE共同相连。RS485总线由RS485芯片的A和B线组成。
接收数据时CPU将DIR设置为低电平,即DIR=0,此时RS485芯片上的/RE管脚有效,即RS485接收有效,RS485芯片将AB总线的差分信号转换成RXD线上的串行信号(由0和1组成的信号流),UART模块解析RXD信号后放入内部寄存器,CPU从寄存器读取接收数据。
发送数据时CPU将DIR设置为高电平,即DIR=1,此时RS485芯片上的DE管脚有效,即RS485发送有效,CPU将发送数据写入UART模块的发送寄存器,UART模块再将寄存器数据转换成串行信号推送到TXD线上,RS485芯片将TXD上信号转换成AB线上的差分信号,完成发送。
在嵌入式系统中,由于操作系统内核调度的存在,使得方向控制IO信号DIR与发送数据TXD从应用层到硬件层时出现延时现象,导致两个信号不同步,严重时会引起数据错误。
如图2所示,本实用新型一种RS485的方向控制电路,包括依次连接的CPU、RS485芯片和RS485接口;所述CPU中的UART模块的数据接收管脚RX与RS485芯片的RO管脚相连,所述UART模块对数据发送信号TXD进行反相的连接方式如下:所述UART模块的数据发送管脚TX的输出分成两个支路,一路经过一级反相器后形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接,另一路经过两级反相器后与RS485芯片的DI管脚连接;所述RS485芯片的管脚A与RS485接口的管脚A相连接,形成RS485总线的A线;所述RS485芯片的管脚B与RS485接口的管脚B相连接,形成RS485总线的B线;同时在RS485总线的A线与电压源之间串联一上拉电阻,RS485总线的B线与地之间串联一下拉电阻。
本实用新型经过两级反相器的目的是增强TXD信号的驱动能力,对UART模块的TXD信号进行了两次反相操作,控制信号比数据会快一个反相时延,约为10ns,对于RS485通信速率而言可忽略。
本实用新型在RS485总线的A线与电压源之间串联一上拉电阻,RS485总线的B线与地之间串联一下拉电阻,以保证RS485总线呈高阻态时有一个稳定状态。
CPU初始化时,一般默认将RS485芯片初始化为接收状态,即DIR=0。这样可以保证随时可以接收到总线数据,且不会对总线造成干扰。
CPU接收数据时,TXD为高电平(RS485的特性),经反相得到方向控制信号DIR为低电平,即/RE=0,RS485芯片接收有效,RS485芯片正常接收RS485的总线数据,并通过RXD数据线将数据发送给CPU。
CPU发送数据时,TXD线上的串行信号分为"0"和"1"。当TXD上数据位为"0"时,经反相器后DIR信号为高电平,即DE=1,RS485芯片发送有效,"0"数据位被发送到AB总线上,即A=0,B=1;当TXD上数据位为"1"时,经反相器DIR信号为低电平,即DE=0,发送无效(也可以认为是/RE=0,接收有效),AB总线呈高阻态,由于对A线上拉10kΩ电阻,B线下拉10kΩ电阻,即A=1,B=0,相当于"1"数据位被发送RS485总线上。发送数据逻辑状态如表1所示。
表1 RS485发送数据逻辑
Z:高阻态(电路的一种输出状态,既不是高电平也不是低电平,对下级电路无任何影响,具体电平随后级电路而定)。
如图3所示,本实用新型所述UART模块对数据发送信号TXD进行反相的连接方式也可以使用NPN三极管完成:所述UART模块的数据发送管脚TX的一路与三极管K1的基极之间串联有第一电阻RI,三极管K1的基极与电源VCC之间串联有第三电阻R3,同时三极管K1的基极与地之间串联有电容C1,三极管K1的发射极接地,三极管K1的集电极形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接,同时三极管K1的集电极与电源VCC之间串联有上拉电阻R2;所述UART模块的数据发送管脚TX的另一路直接与RS485芯片的DI管脚连接。电路其它部分的连接同图2。
CPU接收数据时的原理与图2描述一致。
CPU发送数据时,TXD信号的一路去向三极管。当TXD上数据位为"0"时,三极管K1(选型为5551)的基极电压也为0,基极电流Ib=0,三极管处于截止状态,所以集电极电流Ic=0,集电极电压与VCC(VCC=3.3V)相等,即DIR为高电平(DE=1),RS485芯片发送有效,"0"数据位被发送到AB总线上,即A=0,B=1;当TXD上数据位为"1"时,即K1基极电压为高电平(VCC=3.3V),基极电流Ib=VCC/R1=3.3/1000=3.3mA,三极管K1的导通压降Vce=0.2V,则Ic=(VCC-Vce)/R2=(3.3-0.2)/1000=3.1mA,根据三极管的饱和导通条件Ib>3Ic/β(放大倍数β为80)可知,此时Ib=3.3mA远大于3Ic/β=3*3.1/80=0.11mA,三极管K1处于饱和状态,集电极与发射极间电压几乎为0,即DIR信号为低电平(DE=0),RS485芯片发送无效(也可以认为是/RE=0,接收有效),AB总线呈高阻态,由于对A线上拉10kΩ电阻,B线下拉10kΩ电阻,即A=1,B=0,相当于"1"数据位被发送RS485总线上。
电阻R3和电容C1的目的在于滤波和增强TXD信号的驱动能力,取值根据经验得到。
同时,发送数据信号TXD的另一路直接送给RS485芯片的接收管脚DI。此时,DIR信号与TXD信号间存在一个三极管反相延时,约为1ns,对于RS485通信速率而言可忽略。
Claims (2)
1.一种RS485的方向控制电路,包括依次连接的CPU、RS485芯片和RS485接口;所述CPU中的UART模块的数据接收管脚RX与RS485芯片的RO管脚相连,其特征在于:所述UART模块对数据发送信号TXD进行反相的连接方式如下:所述UART模块的数据发送管脚TX的输出分成两个支路,一路经过一级反相器后形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接,另一路经过两级反相器后与RS485芯片的DI管脚连接;所述RS485芯片的管脚A与RS485接口的管脚A相连接,形成RS485总线的A线;所述RS485芯片的管脚B与RS485接口的管脚B相连接,形成RS485总线的B线;同时在RS485总线的A线与电压源之间串联一上拉电阻,RS485总线的B线与地之间串联一下拉电阻。
2.根据权利要求1所述的一种RS485的方向控制电路,其特征在于:所述UART模块对数据发送信号TXD进行反相的连接方式如下:所述UART模块的数据发送管脚TX的一路与三极管K1的基极之间串联有第一电阻RI,三极管K1的基极与电源VCC之间串联有第三电阻R3,同时三极管K1的基极与地之间串联有电容C1,三极管K1的发射极接地,三极管K1的集电极形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接,同时三极管K1的集电极与电源VCC之间串联有上拉电阻R2;所述UART模块的数据发送管脚TX的另一路直接与RS485芯片的DI管脚连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420509280.4U CN204117139U (zh) | 2014-09-04 | 2014-09-04 | 一种rs485的方向控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420509280.4U CN204117139U (zh) | 2014-09-04 | 2014-09-04 | 一种rs485的方向控制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204117139U true CN204117139U (zh) | 2015-01-21 |
Family
ID=52334428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420509280.4U Active CN204117139U (zh) | 2014-09-04 | 2014-09-04 | 一种rs485的方向控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204117139U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104579419A (zh) * | 2015-01-28 | 2015-04-29 | 国家电网公司 | 应用于rs-485通信系统中的信号增强设备 |
CN104881392A (zh) * | 2015-06-19 | 2015-09-02 | 福建骏鹏通信科技有限公司 | 一种多路复用的rs485电路 |
CN105302759A (zh) * | 2015-10-29 | 2016-02-03 | 青岛海尔智能家电科技有限公司 | 485通信芯片收发数据自动切换电路装置及方法 |
CN105629833A (zh) * | 2015-12-31 | 2016-06-01 | 天津朗誉科技发展有限公司 | 一种循迹传感器模块 |
-
2014
- 2014-09-04 CN CN201420509280.4U patent/CN204117139U/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104579419A (zh) * | 2015-01-28 | 2015-04-29 | 国家电网公司 | 应用于rs-485通信系统中的信号增强设备 |
CN104579419B (zh) * | 2015-01-28 | 2017-05-24 | 国家电网公司 | 信号增强设备以及rs‑485通信系统 |
CN104881392A (zh) * | 2015-06-19 | 2015-09-02 | 福建骏鹏通信科技有限公司 | 一种多路复用的rs485电路 |
CN104881392B (zh) * | 2015-06-19 | 2018-10-16 | 福建骏鹏通信科技有限公司 | 一种多路复用的rs485电路 |
CN105302759A (zh) * | 2015-10-29 | 2016-02-03 | 青岛海尔智能家电科技有限公司 | 485通信芯片收发数据自动切换电路装置及方法 |
CN105629833A (zh) * | 2015-12-31 | 2016-06-01 | 天津朗誉科技发展有限公司 | 一种循迹传感器模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10884965B2 (en) | PCI express tunneling over a multi-protocol I/O interconnect | |
EP2867782B1 (en) | A clock-less half-duplex repeater | |
EP2867780B1 (en) | Device disconnect detection | |
US8645724B2 (en) | Redriver circuits with power saving modes | |
CN204117139U (zh) | 一种rs485的方向控制电路 | |
US9606954B2 (en) | Communicating with MIPI-compliant devices using non-MIPI interfaces | |
TWI506446B (zh) | 計算裝置、通用序列匯流排埠以及操作通用序列匯流排的方法 | |
TWI582603B (zh) | 偵測輸入/輸出裝置連接的方法及週邊輸入/輸出裝置與其主計算裝置 | |
US8443125B2 (en) | Single pin read-write method and interface | |
US10645553B2 (en) | Method and apparatus for processing signal in a mobile device | |
CN203933593U (zh) | 半双工rs-485隔离通讯电路 | |
US20120217999A1 (en) | Low Voltage Differential Signal Driving Circuit and Digital Signal Transmitter | |
CN102629241B (zh) | 一种i2c总线隔离电路及i2c总线系统 | |
TWI511454B (zh) | 低電壓差動信號驅動電路以及相容於有線傳輸之電子裝置 | |
US9548876B2 (en) | Multiple transmitter system and method for controlling impedances of multiple transmitter system | |
CN103268301B (zh) | 一种自动流的半双工uart接口电路 | |
CN104216317B (zh) | 一种用于提高rs485总线数据传输可靠性的使能信号控制电路 | |
US20110087812A1 (en) | Multi-master bi-directional i2c bus buffer | |
CN203827338U (zh) | 一种具有多发多收功能的arinc429总线接口板卡 | |
CN107766278B (zh) | 一种兼容直流/交流耦合的高速串行接口接收机前端电路 | |
CN107066414B (zh) | 一种增强型并行通信电路及方法 | |
CN203102586U (zh) | 一种微电脑控制电冰箱数据传送装置 | |
Kedia et al. | A Review Paper on Implementation of UART Controller with Automatic Baud Rate Generator using FPGA | |
den Besten | High-Speed Serial Wired Interface for Mobile Applications | |
WO2002056546A1 (fr) | Systeme de transmission de donnees |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |