CN204028623U - 一种双路相位相关信号发生器 - Google Patents

Abstract

本实用新型公开了一种双路相位相关信号发生器，包括微控制器，所述微控制器与人机交互设备、第一路DDS芯片、第二路DDS芯片连接，所述第一路DDS芯片经第一差分转单端电路、第一低通滤波电路与第一程控放大电路连接；所述第二路DDS芯片经第二差分转单端电路、第二低通滤波电路与第二程控放大电路连接；所述第一路DDS芯片与第二路DDS芯片均与时钟调理电路连接；所述时钟调理电路的有源晶振与单端转差分电路连接。本实用新型解决了目前市场上成熟的双通道信号源多为非相关结构，其两路输出波形不相干，无法准确设定两路信号的相位差的问题。

Description

一种双路相位相关信号发生器

技术领域

本实用新型涉及信号源技术领域，特别涉及双通道信号源，具体是一种双路相位相关信号发生器。 

背景技术

双路相位相关信号发生器广泛应用于雷达跟踪与检测、航空航天测控、正交调制系统、锁定放大器等需要双路同频相位差可调的相干信号输出的信号源的场合。

通常有两种方法实现具有确定相位差的两路信号：一是采用传统的模拟移相技术（如电感移相、阻容移相、变压器移相等），它直接对模拟信号进行移相。采用此法制造的移相器有许多不足，如：相位差输出波形易受输入波形的影响、移相操作不方便、相位差角度受所接负载和时间等因素的影响而产生漂移、相位差精度不高；另一种是采用数字移相技术，是目前移相技术的潮流。它是先将模拟信号或相位差数字化，移相后再还原成模拟信号。

数字移相技术的实现主要有两种方式：一是将波形的延时映射为信号间的相位差。它先将参考信号整形为方波，并以此信号为基准，延时产生另一个同频的方波信号，再通过波形变换电路将方波信号还原成正弦信号。以延时的长短来决定两信号间的相位值。此方法硬件电路复杂，要求有锁相和波形变化电路，延时不好控制，相位差精度不高。二是将波形存储器地址的偏移量映射为信号间的相位差。它先将正弦信号数字化，生成一张数据表并固化在ROM中，多路D/A转换芯片在控制器的控制下连续地循环输出该数据表，就可获得多路正弦信号。当D/A转换芯片所获得的数据序列完全相同时，则转换所得到的几路正弦信号无相位差，称为同相。当D/A转换芯片所获得的数据序列不同时，则转换所得到的正弦信号之间就存在相位差。相位差的值与数据表中数据的总个数及数据地址的偏移量有关。此方法需要微控制器与多个D/A协同操作，且输出信号的幅度及相位差不能任意调节。

目前，国内市场上成熟的双通道信号源多为非相关结构，其两路输出波形不相干，无法准确设定两路信号的相位差。国内的产品在种类和技术指标上与国外产品存在很大的差距，特别是在军事、航空航天、通信等高端产品市场中无法与国外产品竞争。而双路相位相关信号发生器在雷达跟踪与检测、航空航天测控、正交调制系统、锁定放大器等应用场合具有重要意义。

因此，提供一种频率更高，性能更稳定，相位差可任意调节，输出信号幅度可调的双路相位相关信号发生器，是该领域技术人员需着手解决的问题之一。 

发明内容

本实用新型所要解决的技术问题是，针对现有技术不足，提供一种双路相位相关信号发生器，为解决传统的模拟移相技术输出波形不稳定、移相操作不方便且相位差易漂移，数字移相技术输出信号相位差难以任意调节，且相位差精度不高的问题提供硬件实现基础。

为解决上述技术问题，本实用新型所采用的技术方案是：一种双路相位相关信号发生器，包括微控制器，所述微控制器与人机交互设备、第一路DDS芯片、第二路DDS芯片连接，所述第一路DDS芯片经第一差分转单端电路、第一低通滤波电路与第一程控放大电路连接；所述第二路DDS芯片经第二差分转单端电路、第二低通滤波电路与第二程控放大电路连接；所述第一路DDS芯片与第二路DDS芯片均与时钟调理电路连接；所述时钟调理电路的有源晶振与单端转差分电路连接。

    所述程控增益放大电路包括压控增益放大芯片、双输出通道DAC芯片、双运放芯片、全差分运放芯片和基准电压芯片；所述压控增益放大芯片与所述全差分运放芯片连接，所述双输出通道DAC芯片B路输出与所述双运放芯片A路同相输入端连接，所述双运放芯片B路输出端与所述全差分运放芯片的共模输入端连接，所述基准电压芯片与所述双运放芯片B路同相输入端连接。

与现有技术相比，本实用新型所具有的有益效果为：本实用新型通过两路DDS产生两路频率稳定度高、频率范围宽、相位可任意调节的正弦信号，为解决传统的模拟移相技术输出波形不稳定、移相操作不方便且相位差易漂移，数字移相技术输出信号相位差难以任意调节且相位差精度不高的问题提供了硬件实现基础；本实用新型通过差分转单端电路将DDS的差分输出转换成单端输出，能够消除部分共模噪声，改善信号质量；本实用新型通过椭圆滤波器来实现低通滤波功能，它能以较低的阶数获得更窄的过渡带宽和较小的阻带波动；本实用新型通过大增益变化范围的程控放大器来实现对信号输出幅值大幅度的调节，在输出幅值较小时，能有效抑制噪声，能保证音频到射频段范围的通带起伏；本实用新型通过时钟调理电路将有源晶振的单端时钟输出调理为同步两路DDS的差分时钟输出，消除部分共模噪声，提高时钟信号质量。本实用新型解决了目前市场上成熟的双通道信号源多为非相关结构，其两路输出波形不相干，无法准确设定两路信号的相位差的问题。

附图说明

图1为本实用新型结构示意图；

图2为本实用新型程控放大电路结构示意图；

图3为本实用新型一实施例时钟调理电路图；

图4为本实用新型一实施例差分转单端及低通滤波电路图；

图5为本实用新型一实施例前级差分放大电路图；

图6为本实用新型一实施例程控增益放大电路图；

图7为本实用新型一实施例数字衰减器电路图；

图8为本实用新型一实施例中间固定增益放大电路图；

图9为本实用新型一实施例后级功率放大电路图。

具体实施方式

如图1所示，本实用新型一实施例包括用于配置两片DDS芯片以及处理人机交互任务的微控制器；两路用于产生频率和相位可调的信号的DDS；用于消除DDS输出中的部分共模噪声的差分转单端电路；用于滤除杂波与减小失真的低通滤波器；用于大幅度调节信号输出幅值的程控放大电路；用于同步两路DDS的差分时钟输出的时钟调理电路；用于实现人机交互功能的键盘及LCD液晶显示屏。其中时钟调理电路包括用于产生高精度和高稳定度的时钟信号的有源晶振及用于消除时钟信号中部分共模噪声的单端转差分电路，键盘用于设置两路信号的频率、相位差及幅度。

    如图2所示，本实用新型程控放大器一实施例由前级差分放大、程控增益放大、数字衰减器、中间固定增益放大、后级功率放大电路依次连接而成。其中程控增益放大由可变增益放大与直流偏置补偿连接而成，由DAC给可变增益放大及直流偏置补偿提供控制信号。

如图3所示，本实用新型一实施例时钟调理电路包括有源晶振U1、TTL转LVPECL的单端转差分时钟分配芯片U2及外围电路。有源晶振U1的单端时钟输出分为两路作为单端转差分时钟分配芯片U2的输入，单端转差分时钟分配芯片U2的两路差分时钟输出作为参考时钟提供给两路DDS。为使两路DDS的参考时钟严格同步，在PCB布局布线时，两路参考时钟需尽量走等长线。外围电路中R1、R2为0Ω的电阻，C1、C2、C3、C4均为电源滤波电容，需尽量靠近芯片的电源引脚，其中C1、C3为10uF，C2、C4为0.01uF。

如图4所示，本实用新型一实施例差分转单端及低通滤波电路包括差分接收芯片U3及7阶椭圆低通滤波器。DDS的差分输出作为差分接收芯片U3的输入信号，差分接收芯片U3将差分输入信号转为单端信号输出，然后经过50Ω的阻抗匹配电阻R3与7阶椭圆低通滤波器连接。为保证质量，组成7阶椭圆低通滤波器的元器件均是高精度的电感电容，L1、L2、L3的电感值分别为39nH、39nH、47nH，C5~C15的电容值分别为4.7pF、6.8pF、1.5pF、30pF、1.5pF、39pF、2.2pF、39pF、4.7pF、33pF、1.5pF。

如图5所示，本实用新型一实施例前级差分放大电路包括全差分运放U4及其外围电路。7阶椭圆低通滤波器的输出通过50Ω的匹配电阻R4与前级差分放大电路相连，全差分运放U4将单端信号转为差分信号，此差分信号作为压控增益放大芯片U5的差分输入信号。全差分运放U4外围电路元器件的取值参考芯片手册典型应用，R5、R10为68.1Ω，R6、R9为127Ω，R7、R8为274Ω，R11为49.9Ω，C16为0.1uF。

如图6所示，本实用新型一实施例程控增益放大电路包括DAC控制的可变增益放大电路及直流偏置补偿电路。可变增益放大电路包括压控增益放大芯片U5、双输出通道DAC芯片U7及外围电路，压控增益放大芯片U5的控制电压由双输出通道DAC芯片U7的A路输出提供；直流偏置补偿电路由双输出通道DAC芯片U7、低直流输入偏置电压的双运放U8、全差分运放U6、基准电压芯片U9及外围电路共同实现。低直流输入偏置电压的双运放U8的A路运放对双输出通道DAC芯片U7的B路输出进行跟随，其B路运放对跟随后的电压进行反相放大，以满足压控增益放大芯片U5的放大倍数改变，其直流偏置会正负变化的要求，反相放大后的电压值作为全差分运放U6的共模输入，抵消压控增益放大芯片U5的部分直流偏置。基准电压芯片给低直流输入偏置电压的双运放U8提供基准电压。

如图7所示，本实用新型一实施例数字衰减器电路由数字隔离器U10、数字衰减器U11及外围电路组成。数字隔离器U10实现正负控制电平的转换，数字衰减器U11工作在负电平模式，对其输入信号衰减15dB。

如图8所示，本实用新型一实施例中间固定增益放大电路包括电流反馈型运放U12及其外围电路。电流反馈运放U12实现同相放大功能，参考芯片手册与实测带宽数据，其增益电阻R28取200Ω，反馈电阻R29取560Ω。

如图9所示，本实用新型一实施例后级功率放大电路由高压摆率、大输出电流的运放芯片U13及其外围电路组成。同相放大约4.5倍，增益电阻R31取200Ω，反馈电阻R32取680Ω，输入输出阻抗匹配电阻R33、R34均取51Ω。

本发明实施例中，芯片U2-U13的型号分别为：SN65LVELT22、AD8130、LMH6552、VCA821、LMH6552、TLV5638、OPA2188、LM4040、ISO7240、MAADSS0008、OPA695、THS3201。 

Claims (8)

1.一种双路相位相关信号发生器，包括微控制器，其特征在于，所述微控制器与人机交互设备、第一路DDS芯片、第二路DDS芯片连接，所述第一路DDS芯片经第一差分转单端电路、第一低通滤波电路与第一程控放大电路连接；所述第二路DDS芯片经第二差分转单端电路、第二低通滤波电路与第二程控放大电路连接；所述第一路DDS芯片与第二路DDS芯片均与时钟调理电路连接；所述时钟调理电路的有源晶振与单端转差分电路连接。

2.根据权利要求1所述的双路相位相关信号发生器，其特征在于，所述第一、第二差分转单端电路均采用差分接收芯片。

3.根据权利要求1所述的双路相位相关信号发生器，其特征在于，所述第一、第二低通滤波电路均采用椭圆低通滤波器。

4.根据权利要求3所述的双路相位相关信号发生器，其特征在于，所述椭圆低通滤波器为7阶椭圆低通滤波器。

5.根据权利要求1所述的双路相位相关信号发生器，其特征在于，所述第一、第二程控放大电路结构相同；所述第一程控放大电路包括依次连接的前级差分放大电路、程控增益放大电路、第一数字衰减器、中间固定增益放大电路、第二数字衰减器、后级功率放大电路。

6.根据权利要求5所述的双路相位相关信号发生器，其特征在于，所述前级差分放大电路采用全差分运放芯片。

7.根据权利要求5所述的双路相位相关信号发生器，其特征在于，所述程控增益放大电路包括压控增益放大芯片、双输出通道DAC芯片、双运放芯片、全差分运放芯片和基准电压芯片；所述压控增益放大芯片与所述全差分运放芯片连接，所述双输出通道DAC芯片B路输出与所述双运放芯片A路同相输入端连接，所述双运放芯片B路输出端与所述全差分运放芯片的共模输入端连接，所述基准电压芯片与所述双运放芯片B路同相输入端连接。

8.根据权利要求1所述的双路相位相关信号发生器，其特征在于，所述时钟调理电路包括有源晶振和与所述有源晶振连接的单端转差分时钟分配芯片。