CN102111125B - 具有电流输出型放大单元的信号发生器 - Google Patents

Abstract

本发明公开一种信号发生器，包括依序串联的控制系统、波形处理单元、数模转换单元、输出放大单元和波形输出端，输出放大单元包括串联在数模转换单元和波形输出端之间的电平平移单元、电流输出型放大单元和放大电路输出端，放大电路输出端串联电阻接地，数模转换单元输出一个输入信号，电平平移单元改变输入信号的直流准位，形成两个直流准位对称的平移信号，电流输出型放大单元包括一个PNP型第一三极管和一个NPN型第一三极管，两个第一三极管的基极分别接收对应的平移信号，NPN型第一三极管的发射极串联至第一负电源Vee’，PNP型第一三极管的发射极串联至第一正电源Vcc’，两个第一三极管的集电极都串联至放大电路输出端。本发明输出高频波形时压摆率较高。

Description

具有电流输出型放大单元的信号发生器

技术领域

本发明涉及一种信号发生器，特别涉及一种在输出波形频率较高时仍能保持较高幅度的信号发生器。

背景技术

信号发生器作为常见的激励源，已经被广泛的应用到科学研究以及工业工程领域。信号发生器的一个典型应用就是在实验室中模拟各种信号，作为待测电路和系统的输入激励，为测试待测电路和系统的各种性能指标提供模拟环境。传统意义上的信号发生器按其信号波形分为四大类：(1)正弦信号发生器：主要用于测量电路和系统的频率特性、非线性失真、增益及灵敏度等；(2)函数(波形)信号发生器：产生某些特定的周期性时间函数波形(正弦波、方波、三角波、锯齿波和脉冲波)信号，除可供通信、仪表和自动控制系统测试用外，还广泛用于其他非电测量领域；(3)脉冲信号发生器：产生宽度、幅度和重复频率可调的矩形脉冲的发生器，可用于测试线性系统的瞬态响应，或用作模拟信号来测试雷达、多路通信和其他脉冲数字系统的性能；(4)随机信号发生器：可用于模拟实际工作条件中的噪声，将产生的随机信号引入待测系统，从而测定系统性能；可以给被测系统外加一个已知噪声信号与系统内部噪声比较以测定噪声系数；还可以用随机信号代替正弦或脉冲信号，以测定系统动态特性等。

新一代的直接数字频率合成信号发生器由于不仅产生上述传统信号发生器的各种固定波形外，还可以产生用户自定义的任意波形，因此已经逐渐成为信号发生器领域中的主流技术。

请参照图1，一种现有技术的直接数字频率合成信号发生器1包括相互连接的一个控制系统10和一个通道单元19。控制系统10包括一个控制单元11、一个非易失性存储器12、一个接口单元13、一个输入单元14和一个时钟单元111。通道单元19包括一个波形处理单元15、一个数模转换单元16、一个随机存储器17、一个输出放大单元18和一个波形输出端101。非易失性存储器12、输入单元14、接口单元13分别连接到控制单元11，接口单元13和时钟单元111分别连接到波形处理单元15，数模转换单元16和随机存储器18分别连接到波形处理单元15。数模转换单元16串联输出放大单元18后连接至波形输出端101。

控制单元11由DSP构成，非易失性存储器12由闪存(FLASH)构成，输入单元14由键盘构成，接口单元13由FPGA构成，时钟单元111由晶振构成，波形处理单元15由FPGA构成，随机存储器17由SRAM构成，数模转换单元16由DAC构成，输出放大单元18采用集成芯片的宽带放大器。

非易失性存储器12内存储着信号发生器1运行的各种程序以及各种波表，该各种波表包括内建波表和用户编辑的任意波表。内建波形是指预先固定存储在非易失性存储器12中的常用波形，如正弦信号等。任意波形是指用户根据实际需要任意编辑或者采集的波形，如模拟某一特殊状况下传感器输出的波形。

控制单元11负责接收并解析输入单元14输入的指令信息、负责控制对非易失性存储器12进行数据读写、负责将波表通过接口单元13转送至通道单元19、以及负责根据该指令信息对通道单元19的参数进行配置等工作。

接口单元13用于将控制单元11发出的控制指令、传送的波表转送到通道单元19上，并用于对通道单元19的输出进行控制。如果信号发生器1具有多个通道单元19时，接口单元13用于将控制单元11发出的控制指令、传送的波表转送到指定的通道单元19上，并用于对该指定的通道单元19的输出进行控制，如同步控制等。

时钟单元111用于为通道单元19提供参考时钟信号。

随机存储器17用于存储通道单元19将要或者正在输出的波形的波表。波形处理单元15用于接收自接口单元13发送过来的波表并将其存入随机存储器17中，波形处理单元15还用于对参考时钟信号变频而产生第一时钟信号并输出至数模转换单元16，还用于按照第一时钟信号将随机存储器17中的波表读取出来并发送给数模转换单元16。数模转换单元16用于按照第一时钟信号将接收到的波表进行数模转换，进而输出模拟的中间信号。输出放大单元18用于将该中间信号进行放大，从波形输出端101输出，得到满足用户要求幅度的模拟波形。

信号发生器的使用者在一些应用场合下期望信号发生器输出的高频波形同时具有较高的幅度。但是，输出放大单元18所采用的一般的集成芯片的宽带放大器的压摆率十分有限。其中，压摆率是指单位时间(一般用微秒为单位)器件输出电压值的可改变的范围。原因之一便是集成芯片的宽带放大器在输出高频、高幅值信号时放大器会急剧发热，性能急剧恶化，很快就会不正常工作或者是过热损坏。例如，目前一般的信号发生器最大输出幅度为20Vpp，即峰峰值为20V，但是当频率达到100MHZ时，其输出幅度就已经不能达到20Vpp了，尤其当频率到达300MHZ时，其输出幅度一般不能超过5Vpp，否则其内部集成芯片的宽带放大器有可能损毁。

发明内容

为了解决现有技术信号发生器采用集成芯片的宽带放大器输出波形压摆率不高的问题，本发明提供一种输出波形压摆率较高信号发生器。

一种信号发生器，包括依序串联的一个控制系统、一个波形处理单元、一个数模转换单元、一个输出放大单元和一个波形输出端，所述输出放大单元包括串联在所述数模转换单元和所述波形输出端之间的一个电平平移单元、一个电流输出型放大单元和一个放大电路输出端，所述放大电路输出端串联一个电阻接地，所述数模转换单元，用于输出一个输入信号，所述电平平移单元，用于改变所述输入信号的直流准位，形成两个直流准位对称的平移信号，所述电流输出型放大单元，包括一个PNP型第一三极管和一个NPN型第一三极管，所述两个第一三极管的基极分别接收对应的平移信号，所述NPN型第一三极管的发射极串联至第一负电源Vee’，所述PNP型第一三极管的发射极串联至第一正电源Vcc’，所述两个第一三极管的集电极都串联至所述放大电路输出端。

本发明信号发生器由于采用电流放大的方式，因此可以在较高的带宽下实现较高的压摆率，例如，带宽在0-100MHZ范围时输出波形的峰峰值可以达到20V，带宽在100-300MHZ范围时输出波形的峰峰值可以达到10V。还由于利用电平平移单元形成直流准位对称的两个信号，电流输出型放大单元将该两个信号放大后合并，不仅可以将直流准位抵消，又可以成倍的加大增益，使得输出波形压摆率进一步增高。

附图说明

图1是一种现有技术的直接数字频率合成信号发生器1的模块结构示意图。

图2是本发明一较佳实施方式的信号发生器2的模块结构示意图。

图3是图2所示信号发生器2中输出放大单元28的模块结构示意图。

图4是图3所示输出放大单元28中前置放大单元284的模块结构示意图。

图5是图3所示输出放大单元28中电平平移单元285的模块结构示意图。

图6是图3所示输出放大单元28中中间放大单元286的模块结构示意图。

图7是图3所示输出放大单元28中电流输出型放大单元287的模块结构示意图。

图8a～8d是输出放大单元28对数模转换单元26输出信号放大的工作过程的信号变化示意图。

具体实施方式

下面介绍本发明信号发生器的一较佳实施方式。

请参照图2，信号发生器2包括相互连接的一个控制系统20和一个通道单元29。控制系统20包括一个控制单元21、一个非易失性存储器22、一个接口单元23、一个输入单元24和一个时钟单元211。通道单元29包括一个波形处理单元25、一个数模转换单元26、一个随机存储器27、一个输出放大单元28和一个波形输出端201。非易失性存储器22、输入单元24、接口单元23分别连接到控制单元21，接口单元23和时钟单元211分别连接到波形处理单元25，数模转换单元26和随机存储器28分别连接到波形处理单元25。数模转换单元26串联输出放大单元28后连接至波形输出端201。波形处理单元25还通过一条控制线281串联到输出放大单元28。

控制单元21由DSP构成，非易失性存储器22由闪存(FLASH)构成，输入单元24由键盘构成，接口单元23由FPGA构成，时钟单元211由晶振构成，波形处理单元25由FPGA构成，随机存储器27由SRAM构成，数模转换单元26由DAC构成，输出放大单元28采用集成芯片的宽带放大器。

非易失性存储器22内存储着信号发生器1运行的各种程序以及各种波表，该各种波表包括内建波表和用户编辑的任意波表。内建波形是指预先固定存储在非易失性存储器22中的常用波形，如正弦信号等。任意波形是指用户根据实际需要任意编辑或者采集的波形，如模拟某一特殊状况下传感器输出的波形。

控制单元21负责接收并解析输入单元24输入的指令信息、负责控制对非易失性存储器22进行数据读写、负责将波表通过接口单元23转送至通道单元29、以及负责根据该指令信息对通道单元29的参数进行配置等工作。

接口单元23用于将控制单元21发出的控制指令、传送的波表转送到通道单元29上，并用于对通道单元29的输出进行控制。如果信号发生器2具有多个通道单元29时，接口单元23用于将控制单元21发出的控制指令、传送的波表转送到指定的通道单元29上，并用于对该指定的通道单元29的输出进行控制，如同步控制等。

时钟单元211用于为通道单元29提供参考时钟信号。

随机存储器27用于存储通道单元29将要或者正在输出的波形的波表。波形处理单元25用于接收自接口单元23发送过来的波表并将其存入随机存储器27中，波形处理单元25还用于对参考时钟信号变频而产生第一时钟信号并输出至数模转换单元26，还用于按照第一时钟信号将随机存储器27中的波表读取出来并发送给数模转换单元26。数模转换单元26用于按照第一时钟信号将接收到的波表进行数模转换，进而输出模拟的中间信号。输出放大单元28用于将该中间信号进行放大，从波形输出端201输出，得到满足用户要求幅度的模拟波形。

请参照图2和图3，输出放大单元28包括一个前置放大单元284、一个电平平移单元285、一个中间放大单元286、一个电流输出型放大单元287、一个接地电阻288和一个放大单元输出端289。前置放大单元284的输入端283串联到数模转换单元26，前置放大单元284串联至电平平移单元285，电平平移单元285串联至中间放大单元286、中间放大单元286串联至电流输出型放大单元287，电流输出型放大单元287串联到放大单元输出端289，放大单元输出端289串联到波形输出端201，而且放大单元输出端289还串联接地电阻288而接地。另外，波形处理单元25还通过一条控制线281连接到输出放大单元28中的电流输出型放大单元287。

请参照图4，前置放大单元284包括一个负反馈放大电路221，其包括一个运算放大器222，运算放大器的输出端224经过一电阻串联至反向输入端，反向输入端经过一电阻串联至输入端283，正向输入端接地，运算放大器的输出端224串联至电平平移单元285。前置放大单元284的作用是将数模转换单元26输出的信号进行预处理，将其适当放大，使其幅度达到后级电路对输入信号幅度的要求。在本实施方式中，运算放大器222采用的是美国国家半导体公司(National Semiconductor)的型号为LMH6702的电流型运算放大器芯片。

请参照图5，电平平移单元285包括一个输入端231、一个正输出端233、一个负输出端232、一个NPN型三极管Q101和一个PNP型三极管Q102，输入端231串联至前置放大单元284的输出端224，NPN型三极管Q101的发射极通过一个阻抗网络237串联至输入端231，PNP型三极管Q102的发射极通过一个阻抗网络236串联至输入端231。NPN型三极管Q101的基极经过阻抗网络239串联至正电源Vcc，PNP型三极管Q102的基极经过阻抗网络238串联至负电源Vee。NPN型三极管Q101的集电极串联至正输出端233，PNP型三极管Q102的集电极串联至负输出端232。正电源Vcc经过电容C112和电容C113并联所形成的支路接地，负电源Vee经过电容C116和电容C117并联所形成的支路接地。

阻抗网络237由电容C110与电阻R111串联后再与电阻R112并联构成。阻抗网络236由电容C111与电阻R114串联后再与电阻R113并联构成。阻抗网络239由电阻R115与电容C114并联构成，阻抗网络238由电阻R116与电容C115并联构成。正电源Vcc与负电源Vee为电压对称的一对电源，即电压绝对值相同而极性相反的两个电源。正电源Vcc的电压为+3.7V，负电源Vee的电压为-3.7V。

电容C110与电容C111相同、电阻R111与电阻R114相同、电阻R112与电阻R113相同、电阻R115与电阻R116相同、电容C114与电容C115相同、电容112与电容C116相同、电容C113与电容C117相同。由于NPN型三极管Q101与PNP型三极管Q102为参数相同的对管。

请参照图6，中间放大单元286包括两个负反馈运算放大电路248、249，分别用于对该正电流信号和负电流信号进行适当放大，来满足后一级单元对输入幅度的要求。

运算放大电路248包括一个正输入端241、一个运算放大器U903和一个正输出端245。正输入端241串联至正输出端233，运算放大器U903的反向输入端经过电阻R9021串联至正输入端241，运算放大器U903的反向输入端还经过R9023和电容C9036接地。运算放大器U903的输出端串联至正输出端245，运算放大器U903的输出端经过电阻R9025串联至反向输入端。运算放大器U903的正向输入端经过电容C9038接地，运算放大器U903的正向输入端还连接至一个偏置电压BIAS1。通过调整该偏置电压BIAS1来调整运算放大器U903的基准电平，进而调整正输出端245输出信号的直流准位。

运算放大电路249包括一个负输入端242、一个运算放大器U904和一个负输出端246。负输入端242串联至负输出端232，运算放大器U904的反向输入端经过电阻R9022串联至负输入端242，运算放大器U904的反向输入端还经过R9024和电容C9037接地。运算放大器U904的输出端串联至负输出端246，运算放大器U904的输出端经过电阻R9026串联至反向输入端。运算放大器U904的正向输入端经过电容C9039接地，运算放大器U904的正向输入端还连接至一个偏置电压BIAS2。通过调整该偏置电压BIAS2来调整运算放大器U904的基准电平，进而调整负输出端246输出信号的直流准位。

在本实施例中，运算放大器U903、U904仍然采用美国国家半导体公司的型号为LMH6702的电流型运算放大器芯片。

请一并参照图6和图7，电流输出型放大单元287包括两个PNP型三极管Q103、Q105和两个NPN型三极管Q104、Q106。三极管Q103的发射极经过电阻R132串联至一个正电源Vcc’，三极管Q105的发射极经过电阻R133串联至该正电源Vcc’。三极管Q104的发射极经过电阻R136串联至一个负电源Vee’，三极管Q106的发射极经过电阻R137串联至该负电源Vee’。三极管Q103的基极243b通过电阻R9028连接到正输出端245，三极管Q105的基极243a通过电阻R9027连接到正输出端245。三极管Q104的基极244a通过电阻R9029连接到负输出端246，三极管Q106的基极244b通过电阻R9030连接到负输出端246。三极管Q103与三极管Q104的集电极都串联到放大单元输出端289，三极管Q105与三极管Q106的集电极相连后通过一个受控开关K108串联到放大单元输出端289，受控开关K108连接到控制线281，在波形处理单元25的输出的控制信号的控制下，实现三极管Q103与三极管Q104的集电极与放大单元输出端289的连接或断开。

正电源Vcc’与负电源Vee’为电压对称的一对电源，即电压绝对值相同而极性相反的两个电源。正电源Vcc’的电压为+19V，负电源Vee’的电压为-19V。PNP型三极管Q105与NPN型三极管Q106为参数相同的对管，PNP型三极管Q103与NPN型三极管Q104为参数相同的对管。三极管Q103、Q105、Q104、Q106均为高截止频率(fT)，低的结电容，以及可以输出较大电流的中、小功率三极管。

下面介绍信号发生器2中对数模转换单元26输出信号放大的工作过程。

请一并参照图3、图4和图8a，数模转换单元26输出一个原始模拟信号271，例如是正弦信号，前置放大单元284先对该原始模拟信号271进行预处理，将其适当放大而得到经预处理后的信号272，使其幅度达到电平平移单元285对输入信号幅度的要求。

请一并参照图3、图5和图8b，电平平移单元285接收该经预处理的信号272。阻抗网络237、236、239、238以及电压对称的正电源Vcc和负电源Vee共同确定了三极管Q101和三极管Q102的静态工作点，由电路的对称性可知三极管Q101和三极管Q102的集电极的直流准位对称，这样就使正输出端233输出的正电流信号273与负输出端232输出的负电流信号274直流准位对称、而交流信号相同。

在本实施方式中，电平平移单元285对该经预处理的信号272的平移需要满足一个条件：平移后的直流准位的绝对值|I₀|＞信号272的峰峰值Ipp的一半，使得平移后的正电流信号273电流恒大于零，平移后的负电流信号274恒小于零，进而使得正电流信号273和负电流信号274的全部信号都能够被后续的电流输出型放大单元287放大而不会遭到遗漏。

请一并参照图3、图6和图8c，中间放大单元286的两个运算放大电路248、249对该正电流信号273和负电流信号274进行适当放大，并可以通过调整BIOS1和BIOS2来对直流准位+I₀和-I₀进行调整，得到调整后的正电流信号275和负电流信号276，进而满足电流输出型放大单元287对输入幅度的要求。

请一并参照图3、图7和图8d，当用户通过任何方式，例如通过输入单元24，将信号发生器2输出波形的频率设置在0-100MHZ范围内的时候，控制单元21控制波形处理单元25通过控制线281发出控制信号，控制受控开关K108闭合，使四个三极管Q103～Q106的集电极都连接到放大单元输出端289。

三极管Q105被连接成共射极型放大电路模式，对其基极输入的正电流信号275进行放大，并由集电极输出放大后的信号277。三极管Q106也被连接成共射极型放大电路模式，对其基极输入的负电流信号276进行放大，放大倍数例如为β倍，并由集电极输出放大后的信号278。由于放大后的信号277的直流准位+I₁与信号278的直流准位-I₁仍然对称，因此相互抵消，输出到放大单元输出端289的只有信号277和信号278中交流信号的叠加，即2倍的交流信号。

由于三极管Q103基极243b与三极管Q105基极243a都接收正电流信号275，三极管Q104基极244b与三极管Q106基极244a都接收负电流信号276，又由于电路的对称性，三极管Q103与Q105工作状态相同，三极管Q104与Q106工作状态相同。因此，三极管Q103、Q104的集电极输出到放大单元输出端289的额只有2倍的交流信号。由此可见，放大单元输出端289输出的是经过放大β倍后的交流信号的4倍，即4β倍。

电流输出型放大单元287需要满足增益带宽积为定值的原则，即：增益(放大倍数)×带宽＝常数，否则将会导致电流输出型放大单元287不能正常工作。因此当用户将信号发生器2输出波形的频率设置在100-300MHZ范围内的时候，控制单元21控制波形处理单元25通过控制线281发出控制信号，控制受控开关K108断开，使四个三极管Q103、Q104的集电极与放大单元输出端289断开，进而只有三极管Q105和Q106的集电极连接到放大单元输出端289。因此，放大单元输出端289输出的是经过放大β倍后的交流信号的2倍。这样，在带宽上升的情况下，就可以降低电流输出型放大单元287的增益，来保证其乘积不超过该常数。

接地电阻288将放大单元输出端289经过的交流电流转换成电压，输出至波形输出端201。

本实施例中的信号发生器2由于采用了电流放大的方式，因此可以在较高的带宽下实现较高的压摆率，例如，带宽在0-100MHZ范围时输出波形的峰峰值可以达到20V，带宽在100-300MHZ范围时输出波形的峰峰值可以达到10V。

另外，由于利用电平平移单元285形成直流准位对称的两个信号，电流输出型放大单元287将该两个信号放大后合并，不仅可以将直流准位抵消，又可以成倍的加大增益。

本发明还可以有其他变形实施方式，例如，还可以在放大单元输出端289与波形输出端201之间串联电压跟随器来增加带负载能力；前置放大单元284的输入端283与数模转换单元26之间、前置放大单元284与电平平移单元285之间、电平平移单元285与中间放大单元286之间、中间放大单元286与电流输出型放大单元287之间、电流输出型放大单元287与放大单元输出端289之间、放大单元输出端289与波形输出端201之间都还可以串联有其他电子元件。受控开关K108还可以通过控制线281连接到控制系统20，由控制系统20控制受控开关K108的闭合或者打开。

Claims (9)

1.一种信号发生器，包括依序串联的一个控制系统、一个波形处理单元、一个数模转换单元、一个输出放大单元和一个波形输出端，其特征在于：所述输出放大单元包括串联在所述数模转换单元和所述波形输出端之间的一个电平平移单元、一个电流输出型放大单元和一个放大电路输出端，所述放大电路输出端串联一个电阻接地，

所述数模转换单元，用于输出一个输入信号，

所述电平平移单元，用于改变所述输入信号的直流准位，形成两个直流准位对称的平移信号，

所述电流输出型放大单元，包括一个PNP型第一三极管和一个NPN型第一三极管，所述PNP型第一三极管和所述NPN型第一三极管的基极分别接收对应的平移信号，所述NPN型第一三极管的发射极串联至第一负电源Vee’，所述PNP型第一三极管的发射极串联至第一正电源Vcc’，所述PNP型第一三极管和所述NPN型第一三极管的集电极都串联至所述放大电路输出端；

所述电平平移单元包括一个第一输入端、一个正输出端、一个负输出端、一个PNP型第二三极管和一个NPN型第二三极管，所述第一输入端串联至所述数模转换单元，所述PNP型第二三极管和所述NPN型第二三极管的发射极都连接至所述第一输入端，所述NPN型第二三极管的基极串联至第二正电源Vcc，所述PNP型第二三极管的基极串联至第二负电源Vee，所述NPN型第二三极管的集电极连接到所述正输出端，所述PNP型第二三极管的集电极连接到所述负输出端，所述PNP型第一三极管的基极串联至所述正输出端，所述NPN型第一三极管的基极串联至所述负输出端。

2.根据权利要求1所述的信号发生器，其特征在于：所述电流输出型放大单元进一步包括一个PNP型第三三极管和一个NPN型第三三极管，所述PNP型第三三极管的基极串联至所述正输出端，所述NPN型第三三极管的基极串联至所述负输出端，所述NPN型第三三极管的发射极串联至第一负电源Vee’，所述PNP型第三三极管的发射极串联至第一正电源Vcc’，所述PNP型第三三极管和所述NPN型第三三极管的集电极都经过一个受控开关串联至所述放大电路输出端。

3.根据权利要求2所述的信号发生器，其特征在于：所述受控开关在所述输入信号大于一个频率阀值时打开，在小于所述频率阀值时闭合。

4.根据权利要求3所述的信号发生器，其特征在于：所述受控开关通过一条控制线连接到所述波形处理单元或者所述控制系统，由所述波形处理单元或者所述控制系统控制所述开关的闭合或者打开。

5.根据权利要求1所述的信号发生器，其特征在于：所述电流输出型放大单元与所述电平平移单元之间还串联有一个中间放大单元，所述中间放大单元包括一个串联在所述正输出端和所述PNP型第一三极管的基极之间的第一负反馈运算放大电路，和一个串联在所述负输出端和所述NPN型第一三极管的基极之间的第二负反馈运算放大电路。

6.根据权利要求5所述的信号发生器，其特征在于：所述第一负反馈运算放大电路包括一个第一运算放大器，所述第一运算放大器的反向输入端串联到所述正输出端，所述第一运算放大器的输出端串联至所述PNP型第一三极管的基极，所述第一运算放大器的正向输入端串联到一个第一偏置电压；

所述第二负反馈运算放大电路包括一个第二运算放大器，所述第二运算放大器的反向输入端串联到所述负输出端，所述第二运算放大器的输出端串联至所述NPN型第一三极管的基极，所述第二运算放大器的正向输入端串联到一个第二偏置电压；

所述第一偏置电压和所述第二偏置电压用于调节所述平移信号的直流准位。

7.根据权利要求1所述的信号发生器，其特征在于：所述数模转换单元与所述电平平移单元的第一输入端之间还串联有一个前置放大单元，所述前置放大单元包括一个负反馈放大电路。

8.根据权利要求1所述的信号发生器，其特征在于：所述PNP型第一三极管和所述NPN型第一三极管为参数相同的对管。

9.根据权利要求1所述的信号发生器，其特征在于：所述PNP型第二三极管和所述NPN型第二三极管为射频三极管。