CN203930817U - 一种iic拓扑结构 - Google Patents
一种iic拓扑结构 Download PDFInfo
- Publication number
- CN203930817U CN203930817U CN201420343042.0U CN201420343042U CN203930817U CN 203930817 U CN203930817 U CN 203930817U CN 201420343042 U CN201420343042 U CN 201420343042U CN 203930817 U CN203930817 U CN 203930817U
- Authority
- CN
- China
- Prior art keywords
- iic
- board
- bus
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 abstract description 5
- 230000007812 deficiency Effects 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- QWCRAEMEVRGPNT-UHFFFAOYSA-N buspirone Chemical compound C1C(=O)N(CCCCN2CCN(CC2)C=2N=CC=CN=2)C(=O)CC21CCCC2 QWCRAEMEVRGPNT-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型提供一种IIC拓扑结构，拓扑结构包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件；所述BMC芯片通过IIC总线分别连接第一板卡和第二板卡，并通过SGMII总线连接所述FPGA芯片，所述FPGA芯片通过IIC总线分别连接位于基板上的IIC器件。本实用新型通过外接电路解决BMC芯片上IIC总线数量偏少和BMC处理能力不足的问题，利用FPGA芯片强大的数据处理能力，先期搜集处理IIC数据，承担BMC芯片一部分工作，增强了BMC芯片处理能力；通过基板设置不同IIC地址的方式，可以让基板在同一条IIC总线上插入更多的相同板卡；第一板卡和第二板卡上IIC器件的最低几位IIC地址管脚依靠基板的上下拉电路进行设置以区分不同的IIC地址。
Description
技术领域
本实用新型属于计算机技术领域，具体涉及一种IIC拓扑结构。
背景技术
在服务器标准的IPMI管理系统中，最常用的管理芯片是Aspeed公司的AST2400，这几乎成为服务器的标准配置。但此芯片只有9个IIC总线，而且有些IIC总线管脚是功能复用的，如果用作其他功能，可用的IIC总线就更少了。对于一些复杂的系统，例如拥有多达十几片的刀片服务器来说，这些IIC总线数量是不够的。为了解决这个问题，目前常用的方法是在IIC总线上加一个IIC多路转换器，即由一条IIC总线转换成多条IIC总线从而连接更多的IIC器件，但这样的缺点是并没有增加IIC总线的带宽能力，IIC总线通讯速度仍旧是瓶颈。另一个缺点就是BMC芯片在处理多个IIC总线的数据时，速度比较慢，这受限于BMC芯片自身的处理能力。
实用新型内容
为了克服上述现有技术的不足，本实用新型提供了一种IIC拓扑结构，通过外接电路解决BMC芯片上IIC总线数量偏少和BMC处理能力不足的问题，利用FPGA芯片强大的数据处理能力，先期搜集处理IIC数据，承担BMC芯片一部分工作，增强了BMC芯片处理能力。
为了实现上述目的，本实用新型采取如下方案：
本实用新型提供一种IIC拓扑结构，所述拓扑结构包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件；所述BMC芯片通过IIC总线分别连接第一板卡和第二板卡，并通过SGMII总线连接所述FPGA芯片，所述FPGA芯片通过IIC总线分别连接位于基板上的IIC器件；所述BMC芯片的型号为AST2400。
所述第一板卡和第二板卡包括IIC器件；所述BMC芯片通过IIC总线与第一板卡和第二板卡上设置的IIC器件分别连接。
所述第一板卡的IIC器件对应的IIC地址管脚A0和A1分别通过在基板上的上拉电阻连接辅助电源；其对应的IIC地址管脚A2在第一板卡上连接上拉电路，即通过上拉电阻连接3.3V辅助电源。
所述辅助电源为3.3V辅助电源。
所述第二板卡的IIC器件对应的IIC地址管脚A0和A1在基板上同时接地，其对应的IIC地址管脚A2在第二板卡上连接上拉电路，即通过上拉电阻连接3.3V辅助电源。
与现有技术相比，本实用新型的有益效果在于：
1)在同一条IIC总线上挂接相同的第一板卡和第二板卡解决IIC地址的区分问题，会有效地减少IIC总线的需求量；
2)把FPGA芯片设计成IIC总线交换器，一端设计成多条IIC总线连接相应的IIC设备，解决了IIC总线数量不足的问题，另一端设计成千兆网络接口与BMC实现高速互联，把IIC数据通过千兆网络传输给BMC芯片，解决了IIC总线传输数据慢的瓶颈；
3)利用FPGA芯片强大的数据处理能力，先期搜集处理IIC数据，承担BMC芯片一部分工作，增强了BMC芯片的处理能力；
4)第一板卡和第二板卡IIC地址的最低两位通过基板上的电路来区分不同的IIC地址，这样可以使相同的板卡可以连接在同一条IIC总线上。
附图说明
图1是本实用新型实施例中IIC拓扑结构示意图。
具体实施方式
下面结合附图对本实用新型作进一步详细说明。
对于IIC器件较多的系统，BMC芯片自带的IIC总线数量不足以满足实际需求，并且要求BMC芯片处理IIC总线需要较高速率的情况下，本实用新型采用FPGA芯片来拓展IIC总线数量、处理IIC总线数据的方法来解决这个问题。
图1为本实用新型提供的IIC拓扑结构示意图，第一板卡和第二板卡是完全相同的板卡，在上面设有相同的IIC器件，3个IIC地址管脚(A2，A1，A0)在板卡上的设置是完全相同的。IIC总线规范规定在一个IIC总线上所挂接的IIC设备地址不能相同，常规的方法是把IIC地址相同的设备挂接在不同的IIC总线上，但由此带来的后果是多占用了一条IIC总线。为了增强IIC总线的利用率，本实用新型是把在相同板卡上IIC器件的几位低位IIC地址管脚引入到基板上，在基板上对IIC地址管脚进行相应的高电平或者低电平设置，以区分成不同的IIC器件。引入到基板的IIC地址位数取决于同一个IIC总线所挂接板卡的数量。如果只引出IIC地址的最低一位，那么同一个IIC总线只能最大挂接2个相同的板卡，如果引出IIC地址的最低二位那么同一个IIC总线只能最大挂接4个相同的板卡，依次类推。图1中示意地把板卡上IIC器件的最低二位A0、A1引入到基板上，第一个板卡的IIC地址管脚A0、A1通过一个阻值为4.7K欧姆的上拉电阻连接到3.3V辅助电源，第二个板卡的IIC地址管脚A0、A1下拉到地，即下拉到零电平，由此两个板卡的IIC地址不同。于是两个板卡的IIC总线接口都可以连接到BMC同一条IIC总线上。
所述拓扑结构包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件；所述BMC芯片通过IIC总线分别连接第一板卡和第二板卡，并通过SGMII总线连接所述FPGA芯片，所述FPGA芯片通过IIC总线分别连接位于基板上的IIC器件。
BMC芯片采用ASPEED公司的AST2400，FPGA芯片采用XILINX公司的XC3S50AN-4TQG144C，第一板卡和第二板卡均采用On Semiconductor公司的LM75D。
所述第一板卡和第二板卡包括IIC器件；所述BMC芯片通过IIC总线与第一板卡和第二板卡上设置的IIC器件分别连接。
所述第一板卡的IIC器件对应的IIC地址管脚A0和A1分别通过在基板上的上拉电阻连接辅助电源；其对应的IIC地址管脚A2在第一板卡上连接上拉电路，即通过上拉电阻连接3.3V辅助电源。
所述辅助电源为3.3V辅助电源。
所述第二板卡的IIC器件对应的IIC地址管脚A0和A1在基板上同时接地，其对应的IIC地址管脚A2在第二板卡上连接上拉电路，即通过上拉电阻连接3.3V辅助电源。
最后应当说明的是：以上实施例仅用以说明本实用新型的技术方案而非对其限制，所属领域的普通技术人员参照上述实施例依然可以对本实用新型的具体实施方式进行修改或者等同替换，这些未脱离本实用新型精神和范围的任何修改或者等同替换，均在申请待批的本实用新型的权利要求保护范围之内。
Claims (5)
1.一种IIC拓扑结构，其特征在于：所述拓扑结构包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件；所述BMC芯片通过IIC总线分别连接第一板卡和第二板卡，并通过SGMII总线连接所述FPGA芯片，所述FPGA芯片通过IIC总线分别连接位于基板上的IIC器件；所述BMC芯片的型号为AST2400。
2.根据权利要求1所述的IIC拓扑结构，其特征在于：所述第一板卡和第二板卡包括IIC器件；所述BMC芯片通过IIC总线与第一板卡和第二板卡上设置的IIC器件分别连接。
3.根据权利要求2所述的IIC拓扑结构，其特征在于：所述第一板卡的IIC器件对应的IIC地址管脚A0和A1分别通过在基板上的上拉电阻连接辅助电源；其对应的IIC地址管脚A2在第一板卡上连接上拉电路，即通过上拉电阻连接3.3V辅助电源。
4.根据权利要求3所述的IIC拓扑结构，其特征在于：所述辅助电源为3.3V辅助电源。
5.根据权利要求2所述的IIC拓扑结构，其特征在于：所述第二板卡的IIC器件对应的IIC地址管脚A0和A1在基板上同时接地，其对应的IIC地址管脚A2在第二板卡上连接上拉电路，即通过上拉电阻连接3.3V辅助电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420343042.0U CN203930817U (zh) | 2014-06-25 | 2014-06-25 | 一种iic拓扑结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420343042.0U CN203930817U (zh) | 2014-06-25 | 2014-06-25 | 一种iic拓扑结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203930817U true CN203930817U (zh) | 2014-11-05 |
Family
ID=51826595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420343042.0U Expired - Lifetime CN203930817U (zh) | 2014-06-25 | 2014-06-25 | 一种iic拓扑结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203930817U (zh) |
-
2014
- 2014-06-25 CN CN201420343042.0U patent/CN203930817U/zh not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205193795U (zh) | 一种可扩展的多功能接口系统 | |
| CN104133799A (zh) | 一种多网卡ncsi管理系统 | |
| CN106330468A (zh) | 一种以太网供电装置以及以太网供电方法 | |
| CN104050127A (zh) | 一种iic拓扑结构及其设计方法 | |
| CN204256732U (zh) | 基于PCI-Express接口的高速数据传输装置 | |
| CN101894055A (zh) | 一种具有冗余功能的刀片主板接口的实现方法 | |
| CN204009884U (zh) | 一种多网卡ncsi管理系统 | |
| CN201388208Y (zh) | 一种基于atca的多速率、多接口数据报文处理单板 | |
| CN203930817U (zh) | 一种iic拓扑结构 | |
| CN104516850A (zh) | 模块化产品的连接方法及使用该方法的模块化产品与用于该方法的家庭服务总线 | |
| CN204331578U (zh) | 刀片服务器 | |
| CN105577752A (zh) | 一种用于融合架构服务器的管理系统 | |
| CN206686217U (zh) | 一种多服务器网络共享架构 | |
| CN103676867A (zh) | 一种集成云控制系统 | |
| CN104699655A (zh) | 网络芯片及云服务器系统 | |
| CN203859765U (zh) | 单路有线转以太网总线适配器 | |
| CN204925880U (zh) | 一种基于cpci标准的高速通信背板 | |
| CN203689109U (zh) | 一种集成云控制系统 | |
| CN201886387U (zh) | 一种基于MicroTCA标准的媒体服务器 | |
| CN204498149U (zh) | Arm集群服务器 | |
| CN104243256A (zh) | Rs485总线星形扩展装置及方法 | |
| CN203278855U (zh) | 一种可灵活配置接口的网络硬件平台 | |
| CN204119260U (zh) | Rs485总线星形扩展装置 | |
| CN205263789U (zh) | 一种机箱管理板卡 | |
| CN204069014U (zh) | 千兆以太网接口装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20141105 |