CN203775016U - 一种自锁高端驱动电路 - Google Patents

Abstract

本实用新型公开了一种自锁高端驱动电路，包括电源、控制电路和功率开关，其中，所述电源的负极与地连接，正极与所述功率开关连接，所述控制电路包括自锁电路和逻辑电路，自锁电路与逻辑电路连接，逻辑电路与功率开关连接，其中，所述自锁电路包括第一输入端和第二输入端，第一输入端用于接收输入的控制功率开关打开的控制信号，第二输入端用于接收输入的控制功率开关关闭的控制信号，所述功率开关为三端开关器件，其第一端与所述电源的正极连接，第二端与所述控制电路中的逻辑电路连接，第三端用于在打开状态时输出高端驱动信号。本实用新型提供的自锁高端驱动电路能够在较低的电压下仍然能够保持自锁，且电路成本较低。

Description

一种自锁高端驱动电路

技术领域

本实用新型涉及电路领域，具体涉及一种自锁高端驱动电路。

背景技术

高端驱动是指在负载的供电端进行开关操作，现有技术中带自锁功能的高端驱动电路一般采用驱动集成电路（Integrated Circuit，IC）来实现，即采用专门的驱动芯片实现带自锁功能的高端驱动电路，这种方式的优点是使用简单，缺点是工作电压范围较小，很难实现在3V以下依然能够有自锁功能，此外，采用专门的驱动芯片实现高端驱动电路的自锁功能所花费的成本较高。

实用新型内容

有鉴于此，本实用新型实施例提供一种自锁高端驱动电路，以解决自锁高端驱动电路工作电压范围小和成本较高的问题。

本实用新型实施例提供了一种自锁高端驱动电路，所述自锁高端驱动电路包括电源、控制电路和功率开关，

其中，所述电源的负极与地连接，所述电源的正极与所述功率开关连接；

所述控制电路包括自锁电路和逻辑电路，所述自锁电路与所述逻辑电路连接，所述逻辑电路与所述功率开关连接，其中，所述自锁电路包括第一输入端和第二输入端，所述第一输入端用于接收输入的控制所述功率开关打开的控制信号，所述第二输入端用于接收输入的控制所述功率开关关闭的控制信号；

所述功率开关为三端开关器件，所述功率开关的第一端与所述电源的正极连接，所述功率开关的第二端与所述控制电路中的逻辑电路连接，所述功率开关的第三端用于在打开状态时输出高端驱动信号。

进一步地，所述自锁电路包括：第一NPN三极管、第二NPN三极管、第一PNP三极管、第二PNP三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和第七电阻，

其中，所述第一NPN三极管的基极通过所述第一电阻与所述第一输入端连接，所述第一NPN三极管的发射极接地，所述第一NPN三极管的集电极通过第二电阻与所述第一PNP三极管的集电极连接，所述第一PNP三极管的基极通过所述第三电阻与所述第二输入端连接，所述第一PNP三极管的发射极与所述电源的正极连接，所述第二PNP三极管的基极通过所述第四电阻与所述第一PNP三极管的集电极和所述第二电阻的中点连接，所述第二PNP三极管的发射极与所述功率开关的发射极和所述电源正极的中点连接，所述第二PNP三极管的集电极与所述第五电阻的一端连接，所述第五电阻的另一端与所述第二NPN三极管的基极连接，所述第二NPN三极管的发射极接地，所述第二NPN三极管的集电极通过所述第六电阻与所述第一PNP三极管的集电极和所述第二电阻的中点连接，所述第七电阻并联连接在所述第二NPN三极管的基极和发射极之间，所述第八电阻并联连接在所述第一PNP三极管的基极和发射极之间。

进一步地，所述自锁电路还包括第九电阻，所述第九电阻并联连接在所述第一PNP三极管的基极与发射极之间。

进一步地，所述自锁电路还包括第十电阻，所述第十电阻并联连接在所述第二PNP三极管的基极与发射极之间。

进一步地，所述自锁电路还包括滤波电容，所述滤波电容的一端与所述第二PNP三极管的集电极与所述第五电阻的中点连接，所述滤波电容的另一端与地连接。

进一步地，所述逻辑电路包括第三NPN三极管、第十一电阻和第十二电阻，

其中，所述第三NPN三极管的基极通过所述第十一电阻与所述自锁电路中第二PNP三极管的集电极和第五电阻的中点连接，所述第三NPN三极管的发射极接地，所述第三NPN三极管的集电极通过所述第十二电阻与所述功率开关的第二端连接。

进一步地，所述功率开关为PNP三极管，所述功率开关的第一端为所述PNP三极管的发射极，所述功率开关的第二端为所述PNP三极管的基极，所述功率开关的第三端为所述PNP三极管的集电极。

进一步地，所述控制电路包括自锁电路和逻辑电路，所述自锁电路与所述逻辑电路连接，所述逻辑电路与所述功率开关连接，其中，所述自锁电路包括第一输入端和第二输入端，所述第一输入端用于接收输入的控制所述功率开关打开的控制信号，所述第二输入端用于接收输入的控制所述功率开关关闭的控制信号，具体为：

当所述第一输入端接收输入的高电平或低电平信号，并且所述第二输入端接收输入的高电平信号或处于悬空状态时，所述功率开关打开；

当所述第一输入端接收输入的高电平或低电平信号，并且所述第二输入端接收输入的低电平时，所述功率开关关闭。

本实用新型实施例提供的自锁高端驱动电路，通过电源为所述自锁高端驱动电路供电，通过控制电路控制所述功率开关的打开和关闭，通过在控制电路的第一输入端输入自锁控制信号，使得所述高端驱动电路保持自锁功能，通过在控制电路的第二输入端输入关闭控制信号，使得所述高端驱动电路结束自锁功能，关闭所述高端驱动电路，由此，实现了高端驱动电路的自锁功能，使得所述高端驱动电路在较低的电压下仍然能够保持自锁，且电路成本较低。

附图说明

图1是根据本实用新型第一实施例的自锁高端驱动电路的结构图；

图2是根据本实用新型第二实施例的自锁高端驱动电路的结构图；

图3是根据本实用新型第二实施例的自锁高端驱动电路的输入输出特性的示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部内容。

在图1中示出了本实用新型的第一实施例。

图1是根据本实用新型第一实施例的自锁高端驱动电路的结构图。如图1所示，所述自锁高端驱动电路包括电源11、控制电路12和功率开关13。

所述电源11的负极与地连接，所述电源11的正极与所述功率开关13连接，用于为所述自锁高端驱动电路供电。

所述控制电路12包括自锁电路121和逻辑电路122，所述自锁电路121与所述逻辑电路122连接，所述逻辑电路122与所述功率开关13连接，其中，所述自锁电路121包括第一输入端和第二输入端，所述第一输入端用于接收输入的控制所述功率开关13打开的控制信号，所述第二输入端用于接收输入的控制所述功率开关13关闭的控制信号。

所述功率开关13为三端开关器件，所述功率开关13的第一端与所述电源11的正极连接，所述功率开关13的第二端与所述控制电路12中的逻辑电路122连接，所述功率开关13的第三端用于在打开状态时输出高端驱动信号，当所述控制电路12控制所述功率开关13打开时，所述第三输出端输出高端驱动信号，所述第三输出端可以连接一负载，此时，所述电源11的电流经过所述功率开关13后输出到所述负载，所述负载进入通电状态，从而产生响应所述高端驱动信号的动作，当所述控制电路12控制所述功率开关13关闭时，所述负载中没有电流流过，即负载处于断电状态。

在本实施例中，当所述第一输入端接收输入的控制所述逻辑电路122打开的控制信号时，所述控制电路12控制所述功率开关13打开，直到在所述第二输入端接收输入的控制所述逻辑电路122关闭的控制信号时，所述控制电路12才会控制所述功率开关关闭。

本实用新型第一实施例提供的自锁高端驱动电路，通过电源为所述自锁高端驱动电路供电，通过控制电路控制所述功率开关的打开和关闭，通过在控制电路的第一输入端输入自锁控制信号，使得所述高端驱动电路保持自锁功能，通过在控制电路的第二输入端输入关闭控制信号，使得所述高端驱动电路结束自锁功能，关闭所述高端驱动电路，由此，实现了高端驱动电路的自锁功能，使得所述高端驱动电路在较低的电压下仍然能够保持自锁，且电路成本较低。

在图2中示出了本实用新型的第二实施例。

图2是根据本实用新型第二实施例的自锁高端驱动电路的结构图，如图2所示，所述自锁高端驱动电路包括电源11、控制电路12和功率开关13，所述电源11的负极接地，所述电源11的正极与所述功率开关13连接，所述功率开关13优选可以是PNP三极管Q，所述PNP三极管Q的发射极E与所述电源11的正极连接，所述PNP三极管Q的基极B与所述控制电路12连接，所述PNP三极管Q的集电极C用于在打开状态时输出高端驱动信号，所述控制电路12包括自锁电路121和逻辑电路122，所述自锁电路121与所述逻辑电路122连接，所述逻辑电路122与所述PNP三极管Q的基极B连接，其中，所述自锁电路121包括第一输入端和第二输入端，所述第一输入端用于接收输入的控制所述功率开关13打开的控制信号，所述第二输入端用于接收输入的控制所述功率开关13关闭的控制信号。

具体地，所述自锁电路121优选可包括第一NPN三极管Q1、第二NPN三极管Q2、第一PNP三极管Q3、第二PNP三极管Q4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7,所述逻辑电路122优选可包括第三NPN三极管Q5、第十一电阻R11和第十二电阻R12。

在所述自锁电路121中，第一输入端通过第一电阻R1和第一NPN三极管Q1的基极B连接，第一NPN三极管Q1的发射极E接地，第一NPN三极管Q1的集电极C通过第二电阻R2与第一PNP三极管Q3的集电极C连接，所述第二输入端通过第三电阻R3与第一PNP三极管Q3的基极B连接，第一PNP三极管Q3的发射极E与所述电源11的正极连接，第二PNP三极管Q4的基极B通过第四电阻R4与第一PNP三极管Q3的集电极C和第二电阻R2的中点连接，第二PNP三极管Q4的发射极E与功率开关Q的发射极E和电源11正极的中点连接，第二PNP三极管Q4的集电极C与第五电阻R5的一端连接，第五电阻R5的另一端与第二NPN三极管Q2的基极B连接，第二NPN三极管Q2的发射极E接地，第二NPN三极管Q2的集电极C通过第六电阻R6与第一PNP三极管Q3的集电极C和第二电阻R2的中点连接，第七电阻R7并联连接在第二NPN三极管Q2的基极B和发射极E之间，所述第八电阻R8并联连接在所述第一NPN三极管Q1的基极B和发射极E之间，使得第一NPN三极管Q1处于稳定状态。

在所述逻辑电路122中，所述第三NPN三极管Q5的基极B通过所述第十一电阻R11与所述自锁电路121中第二PNP三极管Q4的集电极C和第五电阻R5的中点连接，所述第三NPN三极管Q5的发射极E接地，所述第三NPN三极管Q5的集电极C通过所述第十二电阻R12与所述PNP三极管Q的基极B连接。

在本实施例中，所述控制电路12中输入的信号优选可以是互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，简称CMOS）信号，所述CMOS信号的逻辑电平范围比较大，高电平和低电平之间相差比较大，抗干扰能力强，并且具有功耗小和工作频率低的优点，因此，优选在自锁电路121的第一输入端和第二输入端中输入CMOS信号。

当所述自锁电路121的第一输入端接收输入的高电平，并且所述第二输入端接收输入的高电平信号或处于悬空状态时，所述第一PNP三极管Q1关闭，所述第一NPN三极管Q1打开，由于第一NPN三极管Q1的发射极E接地，因此，第一NPN三极管Q1的集电极C处于低电平，导致第二PNP三极管Q4的基极B处于低电平，使得第二PNP三极管Q4打开，由于所述第二PNP三极管Q4的发射极E与功率开关13的发射极E和电源11的正极的中点连接，使得逻辑电路132中的第三NPN三极管Q5的基极B处于高电平，第三NPN三极管Q5打开，由于第三NPN三极管Q5的发射极E接地，因此，所述功率开关Q的基极B处于低电平（即PNP三极管的基极处于低电平），因此，所述功率开关Q打开，所述自锁高端驱动电路导通。同时，当所述第二PNP三极管Q5打开时，由于所述第二NPN三极管Q2的基极B处于高电平，因此，第二NPN三极管Q2打开，所述第一NPN三极管Q1、第一电阻R1、第二电阻R2、第八电阻R8与第二NPN三极管Q2、第五电阻R5、第六电阻R6、第七电阻R7形成镜像关系，是实现本实用新型实施例提供的自锁高端驱动电路中的关键部分。

当所述自锁电路121的第一输入端接收输入的低电平，并且第二输入端接收输入的高电平信号或处于悬空状态时，由于第二NPN三极管Q2打开，第二NPN三极管Q2的发射极E接地，因此第二PNP三极管Q2的基极B处于低电平，所述第二PNP三极管Q2打开，所述逻辑电路122中的第三NPN三极管Q5和所述功率开关Q也相继打开，所述自锁高端驱动电路导通。

当所述自锁电路121第一输入端接收输入的高电平，并且所述第二输入端接收输入的低电平时，所述第一NPN三极管Q1打开，所述第一PNP三极管Q3打开，由于第一PNP三极管Q3的发射极E与所述电源11的正极连接，因此第二PNP三极管Q4的基极B处于高电平，所述第二PNP三极管Q4关闭，因此第三NPN三极管Q5和所述功率开关Q也相继关闭，同时，当所述第二PNP三极管Q4关闭时，所述第二NPN三极管Q2在下拉电阻R7的作用下关闭，所述自锁高端驱动电路关闭。

当所述自锁电路121第一输入端接收输入的低电平，并且所述第二输入端接收输入的低电平时，所述第一NPN三极管Q1关闭，第一PNP三极管Q1打开，由于第一PNP三极管Q1的发射极E与所述电源11的正极连接，因此所述第二PNP三极管Q4的基极B处于高电平，导致第二PNP三极管Q4关闭，从而第三NPN三极管Q5和功率开关Q相继关闭，所述自锁高端驱动电路关闭。

优选的，所述自锁电路121还可以包括第九电阻R9，所述第九电阻R9并联连接在所述第一PNP三极管Q3的基极B和发射极E之间，使得第一PNP三极管Q3处于稳定状态。

优选的，所述自锁电路121还可以包括第十电阻R10，所述第十电阻R10并联连接在所述第二PNP三极管Q4的基极B和发射极E之间，使得第二PNP三极管Q4处于稳定状态。

优选的，所述自锁电路121还可以包括滤波电容C，所述滤波电容C的一端与所述第二PNP三极管Q4的集电极C与所述第五电阻R5的中点连接，滤波电容C的另一端与地连接，所述滤波电容C能够有效滤除杂扰信号的干扰。

图3是根据本实用新型第二实施例的自锁高端驱动电路的输入输出特性的示意图，图中曲线1表示自锁电路121中第一输入端的输入特性，曲线2表示自锁电路121中第二输入端的输入特性，曲线3表示高端驱动电路输出端的输出特性。从图3中可以看出，当所述第二输入端输入低电平时，无论所述第一输入端输入高电平或者低电平，所述高端驱动电路均不能打开，直到所述第二输入端释放对所述高端驱动电路的控制时，所述第一输入端的输入信号才能控制所述高端驱动电路，实现了高端驱动电路的自锁功能。

本实用新型第二实施例提供的自锁高端驱动电路，通过电源为所述自锁高端驱动电路供电，通过控制电路控制所述功率开关的打开和关闭，通过在控制电路的第一输入端输入自锁控制信号，使得所述高端驱动电路保持自锁功能，通过在控制电路的第二输入端输入关闭控制信号，使得所述高端驱动电路结束自锁功能，关闭所述高端驱动电路，由此，实现了高端驱动电路的自锁功能，使得所述高端驱动电路在较低的电压下仍然能够保持自锁，且电路成本较低。

值得注意的是，以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的构思和原则的前提下所做的等同变化、修改与结合，均应属于本实用新型的保护范围。

Claims (8)

1.一种自锁高端驱动电路，其特征在于，所述自锁高端驱动电路包括电源、控制电路和功率开关，

其中，所述电源的负极与地连接，所述电源的正极与所述功率开关连接；

所述控制电路包括自锁电路和逻辑电路，所述自锁电路与所述逻辑电路连接，所述逻辑电路与所述功率开关连接，其中，所述自锁电路包括第一输入端和第二输入端，所述第一输入端用于接收输入的控制所述功率开关打开的控制信号，所述第二输入端用于接收输入的控制所述功率开关关闭的控制信号；

所述功率开关为三端开关器件，所述功率开关的第一端与所述电源的正极连接，所述功率开关的第二端与所述控制电路中的逻辑电路连接，所述功率开关的第三端用于在打开状态时输出高端驱动信号。

2.根据权利要求1所述的自锁高端驱动电路，其特征在于，所述自锁电路包括：第一NPN三极管、第二NPN三极管、第一PNP三极管、第二PNP三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻，

其中，所述第一NPN三极管的基极通过所述第一电阻与所述第一输入端连接，所述第一NPN三极管的发射极接地，所述第一NPN三极管的集电极通过第二电阻与所述第一PNP三极管的集电极连接，所述第一PNP三极管的基极通过所述第三电阻与所述第二输入端连接，所述第一PNP三极管的发射极与所述电源的正极连接，所述第二PNP三极管的基极通过所述第四电阻与所述第一PNP三极管的集电极和所述第二电阻的中点连接，所述第二PNP三极管的发射极与所述功率开关的发射极和所述电源正极的中点连接，所述第二PNP三极管的集电极与所述第五电阻的一端连接，所述第五电阻的另一端与所述第二NPN三极管的基极连接，所述第二NPN三极管的发射极接地，所述第二NPN三极管的集电极通过所述第六电阻与所述第一PNP三极管的集电极和所述第二电阻的中点连接，所述第七电阻并联连接在所述第二NPN三极管的基极和发射极之间，所述第八电阻并联连接在所述第一PNP三极管的基极和发射极之间。

3.根据权利要求2所述的自锁高端驱动电路，其特征在于，所述自锁电路还包括第九电阻，所述第九电阻并联连接在所述第一PNP三极管的基极与发射极之间。

4.根据权利要求2所述的自锁高端驱动电路，其特征在于，所述自锁电路还包括第十电阻，所述第十电阻并联连接在所述第二PNP三极管的基极与发射极之间。

5.根据权利要求2所述的自锁高端驱动电路，其特征在于，所述自锁电路还包括滤波电容，所述滤波电容的一端与所述第二PNP三极管的集电极与所述第五电阻的中点连接，所述滤波电容的另一端与地连接。

6.根据权利要求2所述的自锁高端驱动电路，其特征在于，所述逻辑电路包括第三NPN三极管、第十一电阻和第十二电阻，

其中，所述第三NPN三极管的基极通过所述第十一电阻与所述自锁电路中第二PNP三极管的集电极和第五电阻的中点连接，所述第三NPN三极管的发射极接地，所述第三NPN三极管的集电极通过所述第十二电阻与所述功率开关的第二端连接。

7.根据权利要求1所述的自锁高端驱动电路，其特征在于，所述功率开关为PNP三极管，所述功率开关的第一端为所述PNP三极管的发射极，所述功率开关的第二端为所述PNP三极管的基极，所述功率开关的第三端为所述PNP三极管的集电极。

8.根据权利要求1所述的自锁高端驱动电路，其特征在于，所述控制电路包括自锁电路和逻辑电路，所述自锁电路与所述逻辑电路连接，所述逻辑电路与所述功率开关连接，其中，所述自锁电路包括第一输入端和第二输入端，所述第一输入端用于接收输入的控制所述功率开关打开的控制信号，所述第二输入端用于接收输入的控制所述功率开关关闭的控制信号，具体为：

当所述第一输入端接收输入的高电平或低电平信号，并且所述第二输入端接收输入的高电平信号或处于悬空状态时，所述功率开关打开；

当所述第一输入端接收输入的高电平或低电平信号，并且所述第二输入端接收输入的低电平时，所述功率开关关闭。