CN203691516U - Cmos图像传感器及其读出装置 - Google Patents

Abstract

本实用新型提出一种CMOS图像传感器及其读出装置，其中，CMOS图像传感器的读出装置包括：用于对CMOS图像传感器的像素单元的输出信号进行放大的前置放大模块，前置放大模块与像素单元的输出端相连；与前置放大模块的输出端相连的CDS读出模块；以及用于对像素单元、前置放大模块和CDS读出模块进行控制的控制模块，控制模块分别与像素单元的控制端、前置放大模块的控制端和CDS读出模块的控制端相连。本实用新型的CMOS图像传感器的读出装置在消除像素单元中FPN的同时，还可以有效消除自身失配而引入的列FPN，极大的提高所读出图像的质量。

Description

CMOS图像传感器及其读出装置

技术领域

本实用新型涉及微电子及光电子成像技术领域，特别涉及一种CMOS图像传感器和一种CMOS图像传感器的读出装置。

背景技术

目前，由于CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）工艺存在缺陷，导致晶体管特性参数及无源元件参数不均匀，因此，即便晶体管及无源元件有着相同的版图，晶体管及无源元件在等价的长度和宽度方面均还是存在着失配问题。另外，MOS管的阈值电压也存在着失配情况。以上失配问题致使CMOS图像传感器中存在FPN（固定模式噪声，Fixed Pattern Noise），FPN是CMOS图像传感器中固有的噪声。由于人的眼睛对FPN特别敏感，即言，FPN对CMOS图像传感器的图像质量影响特别大，因此，高性能的CMOS图像传感器的读出电路首先需要消除FPN。

已知技术中，CMOS图像传感器的读出电路通过采用CDS（Correlated Double Sample，相关双采样）技术来消除CMOS图像传感器的像素单元电路pixel中MOS（Metal OxideSemiconductor，金属氧化物半导体）管M1’、M2’和M3’的失配所造成的FPN。例如，如图1所示的传统的CMOS图像传感器，该CMOS图像传感器采用CDS读出电路结构，具体地，该CMOS图像传感器的CDS读出电路消除像素单元电路pixel中FPN的工作原理为：当信号RST’为高电平时，信号RST’控制的晶体管M2’导通，此时，晶体管M3’的栅极电压被复位到Vddp’复位电压。当信号RST’关断时，晶体管M3’的栅极由于寄生电容的存在，存储Vddp’复位信号，此时，由于信号SHR’为高电平，信号SHR’控制的开关导通，电容Cr’采集Vddp’复位信号。当信号SHR’关断时，信号SHR’控制的开关关断，此时，信号TX’变为高电平，信号TX’控制的晶体管M1’导通，由光电二极管产生的光电信号传输到晶体管M3’的栅极。当信号TX’关断时，晶体管M3’的栅极寄生电容存储由光电二极管产生的光电信号。当信号SHS’为高电平时，信号SHS’控制的开关导通，电容Cs’采集光电二极管产生的光电信号。当信号SHS’关断时，信号SHS’控制的开关关断，此时，COL1’信号为高电平，COL1’信号控制的开关关断。CDS读出电路输出Vddp’复位信号和光电二极管产生的光电信号，其中，Vddp’复位信号和光电二极管产生的光电信号之差为该CDS读出电路的输出信号。

已知技术存在的缺点是：CDS读出电路可以消除像素单元电路pixel中MOS管M1’、M2’和M3’的失配所造成的FPN，但CDS读出电路自身的失配仍然会引入大量的列FPN，严重的影响到CMOS图像传感器的图像质量，因此，需要进一步消除CDS读出电路引入的列FPN以获得高性能的CMOS图像传感器。

实用新型内容

本实用新型实施例的目的旨在至少在一定程度上解决上述的技术问题之一。

为此，本实用新型实施例的一个目的在于提出一种CMOS图像传感器的读出装置，该CMOS图像传感器的读出装置可以有效消除自身失配而引入的列FPN，大大提高所读出图像的质量。

本实用新型实施例的另一个目的在于提出一种CMOS图像传感器。

为达到上述目的，本实用新型实施例一方面提出了一种CMOS图像传感器的读出装置，该CMOS图像传感器的读出装置包括：用于对CMOS图像传感器的像素单元的输出信号进行放大的前置放大模块，所述前置放大模块与所述像素单元的输出端相连；与所述前置放大模块的输出端相连的相关双采样CDS读出模块；以及用于对所述像素单元、所述前置放大模块和所述CDS读出模块进行控制的控制模块，所述控制模块分别与所述像素单元的控制端、所述前置放大模块的控制端和所述CDS读出模块的控制端相连。

本实用新型实施例提出的CMOS图像传感器的读出装置通过前置放大模块对像素单元的输出信号进行放大，从而减小CDS读出模块自身失配而引入的列FPN。该CMOS图像传感器的读出装置在消除像素单元中FPN的同时，还可以有效减小CDS读出模块自身失配而引入的列FPN，大大提高所读出图像的质量。

为达到上述目的，本实用新型实施例另一方面还提出了一种CMOS图像传感器，该CMOS图像传感器包括：像素阵列，所述像素阵列包括多个像素单元；以及多个所述的CMOS图像传感器的读出装置，每个所述CMOS图像传感器的读出装置分别与对应的所述像素单元的输出端相连。

本实用新型实施例提出的CMOS图像传感器，通过多个上述CMOS图像传感器的读出装置来对像素阵列的多个像素单元所输出的信号进行放大，不仅可以有效消除像素阵列中的FPN，还可以有效消除由多个CMOS图像传感器的读出装置自身失配而引入的列FPN，因此，该CMOS图像传感器可以获得更清晰的图像。

本实用新型附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为传统的CMOS图像传感器；

图2为根据本实用新型实施例的CMOS图像传感器的读出装置的框图；

图3为根据本实用新型一个实施例的CMOS图像传感器的读出装置的框图；

图4为根据本实用新型一个实施例的CMOS图像传感器的读出装置的结构图；

图5为根据本实用新型一个实施例的CMOS图像传感器的读出装置的控制时序图；

图6为根据本实用新型另一个实施例的CMOS图像传感器的读出装置的结构图；

图7为根据本实用新型另一个实施例的CMOS图像传感器的读出装置的控制时序图；以及

图8为根据本实用新型实施例的CMOS图像传感器的的框图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。

下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本实用新型提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

在本实用新型的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

参照下面的描述和附图，将清楚本实用新型的实施例的这些和其他方面。在这些描述和附图中，具体公开了本实用新型的实施例中的一些特定实施方式，来表示实施本实用新型的实施例的原理的一些方式，但是应当理解，本实用新型的实施例的范围不受此限制。相反，本实用新型的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。

下面参照附图来描述根据本实用新型实施例提出的CMOS图像传感器的读出装置和CMOS图像传感器。

如图2所示，本实用新型实施例的CMOS图像传感器的读出装置20包括：前置放大模块21、CDS读出模块22以及控制模块23。其中，前置放大模块21用于对CMOS图像传感器的像素单元10的输出信号进行放大，前置放大模块21与像素单元10的输出端相连。CDS读出模块22与前置放大模块21的输出端相连。控制模块23用于对像素单元10、前置放大模块21和CDS读出模块22进行控制，控制模块23分别与像素单元10的控制端、前置放大模块21的控制端和CDS读出模块23的控制端相连。

具体地，在本实用新型的一个实施例中，如图3所示，像素单元10包括：光电二极管D、第一开关管M1、第二开关管M2、第三开关管M3以及直流电源DC。其中，光电二极管D的阳极接地，光电二极管D的阴极与第一开关管M1的第一端相连，第一开关管M1的第二端分别与第二开关管M2的第一端和第三开关管M3的控制端相连，第二开关管M2的第二端与第三开关管M3的第二端相连，第二开关管M2的第二端和第三开关管M3的第二端接Vddp复位电压，第三开关管M3的第一端与直流电源DC的正极相连，直流电源DC的负极接地，第三开关管M3的第一端作为像素单元10的输出端。优选地，第一开关管M1、第二开关管M2以及第三开关管M3为MOS管。需要说明的是，第一开关管M1的控制端接控制时序TX、第二开关管M2的控制端接控制时序RST。

另外，本实用新型实施例的CMOS图像传感器的读出装置20仍然采用CDS读出模块22来消除像素单元10中第一开关管M1、第二开关管M2以及第三开关管M3等的失配所造成的FPN。具体地，如图3所示，CDS读出模块22包括：第七开关K7、第八开关K8、第九开关K9、第十开关K10、第五电容Cr以及第六电容Cs。其中，第七开关K7的控制时序为SHR，第七开关K7的一端与前置放大模块21的输出端相连，第七开关K7的另一端分别与第五电容Cr的一端和第九开关K9的一端相连，第五电容Cr的另一端接地，第九开关K9的另一端作为CDS读出模块22的第一输出端，并输出信号VoutR。第八开关K8的控制时序为SHS，第八开关K8的一端与前置放大模块21的输出端相连，第八开关K8的另一端分别与第六电容Cs的一端和第十开关K10的一端相连，第六电容Cs的另一端接地，第十开关K10的另一端作为CDS读出模块22的第二输出端，并输出信号VoutS。其中，第九开关K9和第十开关K10具有相同的控制时序COL。需要说明的是，信号VoutR与信号VoutS之差作为本实用新型实施例的CMOS图像传感器的读出装置20的输出信号。

进一步地，在本实用新型的一个实施例中，如图4所示，前置放大模块21可以包括：第一电容C1、第一放大器V1、第二电容C2、第一开关K1、第二开关K2以及第三开关K3。其中，第一电容C1的一端与像素单元10的输出端相连。第一放大器V1的反相端与第一电容C1的另一端相连，第一放大器V1的同相端与参考电压Vref相连，第一放大器V1的输出端与CDS读出模块22的输入端相连。第二电容C2的一端与第一放大器V1的反相端相连。第一开关K1的一端与第二电容C2的另一端相连，第一开关K1的另一端与参考电压Vref相连。第二开关K2的一端与第一开关K1的一端相连，第二开关K2的另一端与第一放大器V1的输出端相连。第三开关K3的一端与第一放大器V1的反相端相连，第三开关K3的另一端与第一放大器V1的输出端相连。优选地，第二电容C2为可调电容，由于第二电容C2并联在第一放大器V1的反相端和输出端之间，因此，第一放大器V1的放大倍数可以根据需要通过调节第二电容C2的容值来改变。进一步地，在本实用新型的一个实施例中，控制模块23分别与第一开关K1、第二开关K2和第三开关K3相连，第一开关K1、第二开关K2和第三开关K3均由控制模块23进行控制，且第一开关K1和第三开关K3具有相同的控制时序RST，第二开关K2的控制时序RSTB与第一开关K1和第三开关K3的控制时序RST反向。

进一步地，在本实用新型的一个实施例中，CMOS图像传感器的读出装置20的各控制时序由控制模块23提供，且各控制时序如图5所示，其中，（1）为控制时序RST的时序图，（2）为控制时序RSTB的时序图，（3）为控制时序SHR的时序图，（4）为控制时序TX的时序图，（5）为控制时序SHS的时序图，（6）为控制时序COL的时序图。

具体地，在图5所示的各控制时序的控制下，本实用新型实施例的CMOS图像传感器的读出装置20的工作原理为：在忽略第一放大器V1的失配电压Vos的前提下，当控制时序RST为高电平时，控制时序RST控制的第二开关管M2导通，因此，第三开关管M3的控制端电压被复位到Vddp复位电压，此时，像素单元10输出Vrst复位信号。当控制时序RST为高电平时，控制时序RSTB信号为低电平，控制时序RST控制的第一开关K1和第三开关K3导通，此时，第一放大器V1的反相端和输出端短接，第二电容C2的另一端电平为参考电压Vref。由于第一放大器V1的高增益和同相端与反相端的虚短特性，第一放大器V1的同相端与反相端的电平相等，即言，第一放大器V1反相端的电平为参考电压Vref，第一放大器V1输出端的电平为Vref，因此，第二电容C2中存储的电荷为Q2=（Vref-Vref）*C2=0。另外，由于第一电容C1的一端接像素单元10的输出端，第一电容C1的另一端接第一放大器V1的反相端，因此，第一电容C1的一端电平为Vrst复位信号，第一电容C1的另一端接参考电压Vref，此时，第一电容C1中存储的电荷为Q1=(Vrst-Vref)*C1。当控制时序RST为低电平时，控制时序RST控制的第二开关管M2、第一开关K1和第三开关K3关断，由于像素单元10中第三开关管M3的控制端存在寄生电容，此寄生电容仍然存储Vddp复位电压，此时，像素单元10仍然输出Vrst复位信号。另外，当控制时序RST为低电平时，控制时序SHR为高电平，控制时序SHR控制的第七开关K7导通。此外，当控制时序RST为低电平时，由于第一放大器V1的输入信号仍然为Vrst复位信号，根据电荷守恒原理，第一放大器V1的输出仍然为参考电压Vref，此时，第五电容Cr采集参考电压Vref信号。当控制时序SHR为低电平时，控制时序SHR控制的第七开关K7关断。当控制时序TX为高电平时，控制时序TX控制的第一开关管M1导通，由光电二极管D产生的光电信号Vsig传输到第三开关管M3的控制端。当控制时序TX为低电平时，控制时序TX控制的第一开关管M1关断，第三开关管M3的控制端的寄生电容存储由光电二极管D产生的光电信号Vsig，此时，前置放大模块21的输入信号为光电二极管产生的光电信号Vsig，前置放大模块21的输出信号为Vout。第一电容C1中存储的电荷为Q1’=(Vref-Vsig)*C1，第二电容C2中存储的电荷为Q2’=(Vref-Vout)*C2。根据电荷守恒原理Q1+Q2=Q1’+Q2’，可以得到Vout=Vref+（Vddp-Vsig）*C1/C2，其中，Vddp=2Vref-Vsig-Vrst。当控制时序SHS为高电平时，控制时序SHS控制的第八开关K8导通，第六电容Cs采集Vout信号。当控制时序SHS为低电平时，控制时序COL为高电平，此时，控制时序COL控制的第九开关K9和第十开关K10导通，CDS读出模块22同时输出信号VoutR和信号VoutS，以供后续电路进行处理。需要说明的是，信号VoutR与信号VoutS之差作为本实用新型实施例的CMOS图像传感器的读出装置20的输出信号。

进一步地，在本实用新型的一个实施例中，第一放大器V1存在着失配，并且第一放大器V1的失配电压Vos的大小不固定，如果不消除该失配电压Vos将导致CMOS图像传感器生成的图像出现严重的列FPN，因此，本实用新型实施例的CMOS图像传感器的读出装置20可以采用如图4所示的电路结构去失配以避免由于第一放大器V1的失配所引入的列FPN。本实用新型实施例的CMOS图像传感器的读出装置20消除第一放大器V1的失配所引入的列FPN的工作原理为：假设失配电压Vos的极性与参考电压Vref相同，当控制时序RST为高电平，控制时序RSTB为低电平时，控制时序RST控制的第二开关管M2、第一开关K1和第三开关K3导通，像素单元10输出Vrst复位信号，此时，忽略第一放大器V1进行运放时的增益有限这个因素，第一电容C1中存储的电荷为Q1=(Vref+Vos-Vrst)*C1，第二电容C2中存储的电荷为Q2=(Vref+Vos-Vref)*C2=Vos*C2，此时，失配电荷存储在第二电容C2上。当控制时序RST为低电平时，控制时序RST控制的第一开关K1、第三开关K3以及第二开关管M2在沟道电荷注入时和时钟馈通时会引入FPN，该FPN可以由CDS读出模块22消除，因此可以忽略该FPN对本实用新型实施例的CMOS图像传感器的读出装置20的输出信号的影响。另外，当控制时序RST为低电平时，根据电荷守恒原理，第一放大器V1的输出仍然为参考电压Vref。当控制时序SHR为高电平时，控制时序SHR控制的第七开关K7导通，第五电容Cr采集参考电压Vref信号，可以看出，第五电容Cr采集的信号中并没有包含第一放大器V1的失配电压Vos。当控制时序SHS为高电平时，控制时序SHS控制的第八开关K8导通，像素单元10输出由光电二极管D产生的光电信号Vsig，第六电容Cs采集Vout信号，此时，第一电容C1中存储的电荷为Q1’=(Vref+Vos-Vsig)*C1，第二电容C2中存储的电荷为Q2’=(Vref+Vos-Vout)*C2，根据电荷守恒原理Q1+Q2=Q1’+Q2’，计算得出Vout=Vref+(Vrst-Vsig)*C1/C2，由此可见，第六电容Cs采集的信号中也没有包含第一放大器V1的失配电压Vos，因此，采用如图4所示电路结构的CMOS图像传感器的读出装置20可以消除前置放大模块21自身失配所引入的列FPN。

具体地，在本实用新型的另一个实施例中，如图6所示，前置放大模块21包括：第三电容C3、第二放大器V2、第四电容C4、第四开关K4、第五开关K5以及第六开关K6。其中，第三电容C3的一端与像素单元10的输出端相连。第二放大器V2的反相端与第三电容C3的另一端相连，第二放大器V2的同相端与参考电压Vref相连。第四电容C4的一端与第二放大器V2的反相端相连。第四开关K4的一端与第四电容C4的另一端相连，第四开关K4的另一端与参考电压Vref相连。第五开关K5的一端分别与第四开关K4的一端和CDS读出模块22的输入端相连，第五开关K5的另一端与第二放大器V2的输出端相连。第六开关K6的一端与第二放大器V2的反相端相连，第六开关K6的另一端与第二放大器V2的输出端相连。进一步地，在本实用新型的另一个实施例中，控制模块23分别与第四开关K4、第五开关K5和第六开关K6相连，第四开关K4、第五开关K5和第六开关K6均由控制模块23进行控制，且第四开关K4和第六开关K6具有相同的控制时序RST1，第五开关的控制时序RSTB1与第四开关K4和第六开关K6的控制时序RST1反向。

进一步地，在本实用新型的另一个实施例中，CMOS图像传感器的读出装置20的各控制时序如图7所示，其中，（7）为控制时序RST1的时序图，（8）为控制时序RSTB1的时序图，（9）为控制时序SHR1的时序图，（10）为控制时序TX1的时序图，（11）为控制时序SHS1的时序图，（12）为控制时序COL1的时序图。其中，SHR1为第七开关K7的控制时序，SHS1为第八开关K8的控制时序，TX1为第一开关管M1的控制端的控制时序，COL1为第九开关K9和第十开关K10的控制时序。需要说明的是，RST1还为第二开关管M2的控制端的控制时序。

进一步地，在本实用新型的另一个实施例中，第二放大器V2也存在着失配，并且第二放大器V2的失配电压Vos1的大小不固定，如果不消除该失配电压Vos1将导致CMOS图像传感器生成的图像出现严重的列FPN，因此，本实用新型实施例的CMOS图像传感器的读出装置20还可以采用如图6所示的电路结构去失配以避免由于第二放大器V2的失配所引入的列FPN。具体地，在图7所示的各控制时序的控制下，本实用新型实施例的CMOS图像传感器的读出装置20消除第二放大器V2的失配所引入的列FPN的工作原理为：假设第二放大器V2的失配电压为Vos1，当控制时序RST1为高电平时，控制时序RST1控制的第二开关管M2、第一开关K1和第三开关K3导通，像素单元10输出Vrst复位信号，由于控制时序SHR1先于控制时序RST1跳变为低电平，CDS读出模块22的输入信号始终为参考电压Vref。当控制时序RST1为低电平时，信号VoutR为参考电压Vref，可以看出，此时，信号VoutR中并没有包含第二放大器V2的失配电压Vos1。此时，忽略第二放大器V2进行运放时的增益有限等因素，第三电容C3中存储的电荷为Q3=(Vref+Vos1-Vrst)*C3，第四电容C4中存储的电荷为Q4=(Vref+Vos1-Vref)*C4=Vos1*C4，可以看出，此时失配电荷存储在第四电容C4上。当控制时序RST1为低电平，控制时序SHS1为高电平时，控制时序SHS1控制的第八开关K8导通，像素单元10输出光电二极管D产生的光电信号Vsig，第六电容Cs采集Vout1信号，此时，第三电容C3中存储的电荷为Q3’=(Vref+Vos1-Vsig)*C3，第四电容C4中存储的电荷为Q4’=(Vref+Vos1-Vout1)*C4，根据电荷守恒原理Q3+Q4=Q3’+Q4’，可以算出Vout1=Vref+(Vrst-Vsig)*C3/C4。当控制时序SHS1为低电平时，控制时序COL1为高电平，此时，控制时序COL1控制的第九开关K9和第十开关K10导通，CDS读出模块22同时输出信号VoutR和信号VoutS，其中，信号VoutS为Vout1信号，可以看出，输出信号VoutS中没有包含第二放大器V2的失配电压Vos1，因此，采用如图6所示电路结构的CMOS图像传感器的读出装置20也可以消除前置放大模块21自身失配所引入的列FPN。

另外，本实用新型实施例的CMOS图像传感器的读出装置20具有提高所读出图像的信噪比的功能，具体地工作原理为：当像素单元10输出信号的幅度为V，CDS读出模块22自身失配造成的输出误差即列FPN为Δv时，传统的CMOS图像传感器的读出电路所读出图像的信噪比为(V/Δv)*100%。当采用如图4或图6所示电路结构的CMOS图像传感器的读出装置20后，CDS读出模块22自身失配造成的输出误差即列FPN仍然为Δv，由于前置放大模块21可以放大像素单元10输出信号的幅度，例如当放大倍数为N倍时，则此时CMOS图像传感器的读出装置20所读出图像的信噪比为(NV/Δv)*100%，由此可见CMOS图像传感器的读出装置20所读出图像的信噪比与传统的CMOS图像传感器的读出电路所读出图像的信噪比相比增大了N倍，其中，N为大于等于1的正整数。即言，CMOS图像传感器的读出装置20提高了所读出图像的信噪比，从而极大的减小了CDS读出模块22自身失配造成的列FPN。因此，本实用新型实施例的CMOS图像传感器的读出装置20可以提高CDS读出模块22失配时所读出图像的信噪比，从而减小CDS读出模块22自身失配造成的列FPN，因此，可以大大提高所读出图像的质量。

本实用新型实施例的CMOS图像传感器的读出装置通过前置放大模块对像素单元的输出信号进行放大，从而提高CDS读出模块所读出图像的信噪比。该CMOS图像传感器的读出装置不仅可以有效消除像素单元中的FPN，还可以有效减小CDS读出模块自身失配所引入的列FPN和消除前置放大模块自身失配所引入的列FPN，因此，可以极大的提高所读出图像的质量。

本实用新型的另一方面实施例还提出一种CMOS图像传感器，如图8所示，该CMOS图像传感器包括：像素阵列1和多个上述的CMOS图像传感器的读出装置20、21、……2N其中，N为大于等于1的正整数。具体地，像素阵列1包括多个像素单元10、11、……1N。每个上述的CMOS图像传感器的读出装置分别与对应的像素单元的输出端相连。

本实用新型实施例的CMOS图像传感器通过多个上述CMOS图像传感器的读出装置来对像素阵列的多个像素单元所输出的信号进行放大，不仅可以有效消除像素阵列中的FPN，还可以大大提高CMOS图像传感器的读出装置所读出图像的信噪比和有效消除CMOS图像传感器的读出装置自身失配而引入的列FPN。因此，该CMOS图像传感器可以获得更清晰的图像。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同限定。

Claims (6)

1.一种CMOS图像传感器的读出装置，其特征在于，包括：

用于对CMOS图像传感器的像素单元的输出信号进行放大的前置放大模块，所述前置放大模块与所述像素单元的输出端相连；

与所述前置放大模块的输出端相连的相关双采样CDS读出模块；以及

用于对所述像素单元、所述前置放大模块和所述CDS读出模块进行控制的控制模块，所述控制模块分别与所述像素单元的控制端、所述前置放大模块的控制端和所述CDS读出模块的控制端相连。

2.如权利要求1所述的CMOS图像传感器的读出装置，其特征在于，所述前置放大模块包括：

第一电容，所述第一电容的一端与所述像素单元的输出端相连；

第一放大器，所述第一放大器的反相端与所述第一电容的另一端相连，所述第一放大器的同相端与参考电压相连，所述第一放大器的输出端与所述CDS读出模块的输入端相连；

第二电容，所述第二电容的一端与所述第一放大器的反相端相连；

第一开关，所述第一开关的一端与所述第二电容的另一端相连，所述第一开关的另一端与所述参考电压相连；

第二开关，所述第二开关的一端与所述第一开关的一端相连，所述第二开关的另一端与所述第一放大器的输出端相连；以及

第三开关，所述第三开关的一端与所述第一放大器的反相端相连，所述第三开关的另一端与所述第一放大器的输出端相连。

3.如权利要求2所述的CMOS图像传感器的读出装置，其特征在于，所述控制模块分别与所述第一开关、所述第二开关和所述第三开关相连，所述第一开关、第二开关和第三开关均由所述控制模块进行控制，且所述第一开关和所述第三开关具有相同的控制时序，所述第二开关的控制时序与所述第一开关和所述第三开关的控制时序反向。

4.如权利要求1所述的CMOS图像传感器的读出装置，其特征在于，所述前置放大模块包括：

第三电容，所述第三电容的一端与所述像素单元的输出端相连；

第二放大器，所述第二放大器的反相端与所述第三电容的另一端相连，所述第二放大器的同相端与参考电压相连；

第四电容，所述第四电容的一端与所述第二放大器的反相端相连；

第四开关，所述第四开关的一端与所述第四电容的另一端相连，所述第四开关的另一端与参考电压相连；

第五开关，所述第五开关的一端分别与所述第四开关的一端和所述CDS读出模块的输入端相连，所述第五开关的另一端与所述第二放大器的输出端相连；以及

第六开关，所述第六开关的一端与所述第二放大器的反相端相连，所述第六开关的另一端与所述第二放大器的输出端相连。

5.如权利要求4所述的CMOS图像传感器的读出装置，其特征在于，所述控制模块分别与所述第四开关、所述第五开关和所述第六开关相连，所述第四开关、所述第五开关和所述第六开关均由所述控制模块进行控制，且所述第四开关和所述第六开关具有相同的控制时序，所述第五开关的控制时序与所述第四开关和所述第六开关的控制时序反向。

6.一种CMOS图像传感器，其特征在于，包括:

像素阵列，所述像素阵列包括多个像素单元；以及

多个如权利要求1-5中任一项所述的CMOS图像传感器的读出装置，每个所述CMOS图像传感器的读出装置分别与对应的所述像素单元的输出端相连。

Images