CN203630774U - 一种基于fpga的抗辐射的数据处理系统 - Google Patents

Abstract

本专利公开了一种基于FPGA的抗辐射的数据处理系统，包含双口RAM的商用SRAM结构FPGA的可用于存在辐射等的恶劣环境的数据处理板卡。该数据处理板卡包括两片抗辐射反熔丝型Aeroflex UT6235FPGA和两片非完全抗辐射的Xilinx Virtex-5FX130T FPGA以及相关的存储和接口等外围芯片。每片Xilinx FPGA包括三个部分：控制和处理部分；第一路数据处理模块，用于输入数据处理，并将数据处理结果存入双口RAM的第一个部分；与第一路数据处理模块相同的第二路数据处理模块，对同一输入数据进行相同处理，数据处理结果存入双口RAM的第二个部分。控制和处理模块比较这两路处理模块的处理结果，如果一致，则将处理结果存入指定存储器。如不一致，则重新进行处理。

Description

一种基于FPGA的抗辐射的数据处理系统

技术领域：

本专利涉及一种基于FPGA的数据处理板卡，特别涉及一种基于FPGA的抗辐射高性能数据处理系统。

背景技术：

随着新型高分辨率和主动遥感仪器的发展，在诸如星载或航空遥感等应用中，需要高性能数据处理系统对仪器获取数据进行实时或近实时处理以降低存储或下传数据量。

在诸如此类应用中，工作环境较为恶劣，存在诸如高能粒子、宇宙射线、太阳软X射线等辐射，这会引起电子器件失效和损伤。因此需要增强电子器件的抗辐射能力以减轻或防止类此事件的发生。辐射是指如X射线、珈码射线等电磁波和中子、电子、阿尔法粒子等粒子引起的电离等机制对处理系统产生的损伤。

目前有三种级别的电子器件辐射容限；第一种是电子器件没有保护措施，电子器件在恶劣环境中使用时经历各种可能的可恢复型和损伤型错误；第二种是指常规的抗辐射容限，即环境中存在的辐射低于该水平时，器件的工作不受辐射的影响，包括通过设计使工作在恶劣环境中的器件不发生损伤型错误，但可恢复型错误，如位翻转仍有可能发生；第三种是指器件抗辐射，包括用于恶劣工作环境时，器件不发生可恢复型和损伤型错误。

位翻转是一种在存储器件或寄存器内发生的状态改变，例如从1变为0或者从0变为1，它是单粒子翻转的一种。它不会对器件产生致命的影响，但需要校正以防止错误在计算等处理中的传递。电路翻转是更严重的错误，通常需要断电和重启，或者器件重置。

抗辐射器件的处理能力低于现有商用非完全抗辐射处理器件。非完全抗辐射器件是指具备一定抗辐射容限，即环境辐射低于此阈值时，器件可正常工作。抗辐射器件的处理能力，比如说，可能比现有商用非完全抗辐射器件低一到两个数量级。

在星载或其他恶劣环境中使用商用或非宇航级器件对于满足航天任务中不断增长的处理性能要求有着很重要的意义，因为已有的航天级处理器件的处理能力过低。

因此在现有或新的数据处理系统中使用现有商用器件具备很大优势，它不需要重新设计新的处理器件，可使用现有标准接口和协议，方便系统扩展。基于SRAM结构FPGA，诸如Xilinx Virtex-5Q，具备很高的数据处理能力和灵活性，是一类理想的高性能数据处理平台，如何实现该类器件的抗辐射能力增强是其在星载等恶劣环境中应用的关键。

发明内容：

针对以上不足，本专利给出了一种基于FPGA的抗辐射高性能数据处理板卡，采用内嵌PowerPC处理器和FPGA逻辑门阵列构建软硬件协同架构，解决基于商用SRAM结构FPGA构建的高性能、低功耗、紧凑型抗辐射数据处理系统的技术问题。

本专利的技术解决方案是：

基于商用SRAM结构FPGA构建的高性能、低功耗的紧凑型抗辐射数据处理系统，通过结构设计和软件方法实现其抗辐射能力增强，以提供接近抗辐射级别处理器件的可靠性。其特征之处在于：

1.数据处理板卡包括两片抗辐射反熔丝型FPGA，两片32K PROM和32K SRAM外扩存储器；两片可重配置非完全抗辐射FPGA及对应的配置Flash；存储器件包括两片512MB具有检错和纠错功能的Flash存储器、两片512MB具有检错和纠错功能的SDRAM；外设接口包括PCIE、RS-422、以太网接口、SATA、Multi-GbpsTransceivers、I2C、CAN和GPIO；

所述的两片抗辐射反熔丝型FPGA采用Aeroflex UT6325FPGA。

所述的两片可重配置非完全抗辐射FPGA采用Xilinx Virtex-5Q FX130TFPGA，对应的配置Flash为32MB Xilinx配置Flash；

2.本数据处理系统负责数据处理的Xilinx FPGA内部采用内嵌PowerPC处理器和FPGA逻辑门阵列构建软硬件协同数据处理架构。对于算法结构固定、运算量大、高速的前端数据的处理，使用FPGA逻辑门阵列完成；对于算法流程复杂，运算量相对较小的后端数据的处理，使用内嵌PowerPC处理器完成，以提高本系统的数据处理能力。

3.本专利的数据处理系统抗辐射能力增强通过两步实现：第一步，通过数据处理流程设计提供抗辐射能力增强。首先是系统逻辑设计优化，然后是非完全抗辐射FPGA包括三个不同功能模块：控制和处理模块用于输入或输出数据控制、数据处理和存储的控制、命令解码和数据处理结果比较；第一路数据处理模块，处理输入数据，建立第一组输出处理数据，并将数据处理结果存入双口RAM的第一个部分；第二路与第一路相同的数据处理模块，处理同一输入数据，建立第二组输出处理数据，并将数据处理结果存入双口RAM的第二个部分；然后控制和处理模块比较第一路和第二路数据处理模块的输出处理数据。如果这两组数据一致，则将第一组或第二组处理输出数据作为该片FPGA的输出处理数据。还包括第二片与第一片完全相同的非完全抗辐射FPGA，对同一输入数据进行处理，用于建立第三组和第四组输出处理数据，分别存入第二个双口RAM的第一个和第二个部分，第二片FPGA的控制和处理模块比较第三组和第四组输出处理数据，如果这两组数据一致，则将第三组或第四组处理输出数据作为第二片FPGA的输出处理数据。然后比较第一片和第二片非完全抗辐射FPGA的输出数据，以检测数据或数据处理过程中产生的错误，这一数据比较由反熔丝型抗辐射型FPGA完成。当发生错误时，重新对数据进行处理。进一步的方法还包括将来自第一片和第二片非完全抗辐射FPGA的输出数据，下传回地面，与地面的同类数据处理系统的输出数据进行比较。另外，使用反熔丝型抗辐射FPGA监视非完全抗辐射FPGA数据处理过程及检查错误，可以去除大部分或者全部翻转错误。第二步，使用软件方法对数据处理过程中可能存在的错误进行检测和校正以实现抗辐射能力增强。即通过输出处理结果检测、三态冗余、看门狗、数据干扰标示等方法检测非完全抗辐射处理器数据处理过程中因辐射等引入的位翻转等错误，并对此类错误进行适当校正。当发生严重错误时，执行相关重启逻辑。

本专利具有以下优点：

1.商用器件具有远高于宇航级抗辐射器件的处理能力。本专利提出的基于商用器件构建用于存在辐射等恶劣环境的数据处理系统，通过设计和软件方法实现抗辐射能力增强，可获取非常高的数据处理能力，而无需重新设计专用抗辐射型处理器件，可有效降低成本，从而确保在航天任务中使用现有的商业级处理器件、存储器件和其他电子元器件。

2.基于SRAM结构FPGA具备重配置能力，可通过重配置实现不同功能，而无需更改硬件设计。

3.基于FPGA的数据处理系统具备非常高的数据处理能力和应用灵活性。

4.包含PowerPC的Xilinx FPGA构建的数据处理系统具备软硬件协同架构，可方便的采用FPGA逻辑门阵列或嵌入式PowerPC实现不同功能。

附图说明：

附图1 数据处理板卡框图。

附图2 Xilinx FPGA内部模块框图。

附图3 Xilinx FPGA包含的TMR模块框图。

附图4 TMR模块工作流程图。

具体实施方式：

在诸如航天仪器数据处理等应用中，对可靠性的要求不像安全系统那么高，因此可放弃部分可靠性以换取处理能力提高。使用商用非完全抗辐射处理器件，即使发生一些非损伤性错误，诸如位翻转，可通过相关技术予以校正，是有优势的。本专利中涉及的技术通过设计和软件方式实现商用非完全抗辐射处理器件的抗辐射能力增强。

很多方法可以实现此类错误的检测和校正，但它们的应用受制于计算量。基于处理流程设计和软件方法实现抗辐射能力增强可确保数据处理系统处理的数据不会存在很大错误，并且可获得原始数据的关键信息。

基于现有技术构建的处理系统可集成在一个工作于存在辐射等恶劣环境中的仪器或平台上，用以展示和验证基于设计和软件方法的抗辐射能力增强、错误校正及商用器件应用于航天任务所涉及的其他相关技术。

本专利提出了一种处理系统，可用于提高系统的灵活性、验证基于设计和软件方法增强抗辐射能力的效果，以及与工作在恶劣环境的外部平台的通信接口。

基于现有技术构建的处理系统如附图1所示。该处理板卡包括两块可重配置FPGA，例如Xilinx Virtex-5FX130T FPGAs。Xilinx FPGAs不是宇航级器件，它是具备一定辐射容限而不是完全抗辐射的，即环境辐射超过辐射容限时，该器件无法工作。每块Xilinx FPGAs包含两个IBM PowerPC处理器以及32-bitsRISC软核，如图2所示。Xilinx FPGAs采用背靠背方式安装，以便全部或部分共享连接器以使安装占用的空间最小，以提高计算效能。利用现有技术，通过将背靠背方式安装的器件的共用输入或输出口合理分组，使用背靠背方式安装的组件可以执行相同指令或者对该部分进行配置。这对基于软件方法的抗辐射能力增强是很有用的，因为这需要在两个独立的部分，例如，两块XilinxFPGAs，执行相同的代码、指令或任务，并将输出处理数据的冲突标志位进行比较以检测错误及重复进行运算。一个背靠背集成电路板卡配置允许非常高的元件密度，因此与传统的集成电路板卡相比，可减小所需的物理空间。

需要注意的一点是Xilinx FPGAs和其他的处理系统组件没有必要完全使用背靠背安装，及共用所有连接器。事实上，共用信号，在某些情况下，会降低信号速度。在特定情况下，SDRAM和Flash存储器的信号是不共用的，因为此类信号共用的板级设计很复杂。

每个Xilinx FPGA都有相关的存储器及接口，包括两个具备检错和纠错功能的512MB SDRAM。Xilinx FPGAs的控制和处理模块使用512MB SDRAM存储器。

该处理板卡还包括两片抗辐射反熔丝型一次性编程的Aeroflex UT6325FPGA。两个Aeroflex抗辐射处理器用于处理系统任务管理和时序控制。Aeroflex处理器通过总线连接，使用背靠背安装方法，以便全部或部分共用连接器以减少安装所需的空间和规模，以优化计算效能。一个Aeroflex处理器可作为主控FPGA，另一个Aeroflex处理器可作为从FPGA，以上两个AeroflexFPGA组合可用于监测非完全抗辐射FPGA。需要指出的一点是，根据系统处理任务和单个非完全抗辐射FPGA处理能力确定所需抗辐射反熔丝型FPGAs的数目。在本专利的处理系统中，其中一个Aeroflex FPGA包含一个8位抗辐射微控制器。8位微控制器主要功能包括PowerPC处理器检测、利用存储的配置文件配置xilinx FPGA和重启PowerPC处理器。Aeroflex FPGA还可作为看门口电路，定期接收来自PowerPC处理器的看门狗数据包，如果在规定时间内没有接到看门狗数据包，重启看门狗数据包丢失的PowerPC处理器。与特定应用相一致，Aeroflex FPGA还负责检查比对Xilinx FPGA的输出数据。所有的XilinxFPGAs数据存放在对应的512MB Flash存储器中，因此512MB Flash中有4路FPGA同时输出的数据。

处理系统还包含两块具备检错和纠错功能的512MB Flash存储器，用于存放Xilinx和Aeroflex FPGA的配置文件、Xilinx FPGAs产生和使用的数据，例如，遥测数据和应用文件。

如附图1所示的处理器板卡还包括一个抗辐射的32K PROM和32K SRAM。PROM存放8位微控制器的控制和处理任务文件。工作时，Aeroflex处理器从PROM中获取控制和处理任务，并在32K SRAM中执行该任务。然后Aeroflex处理器检查512MB Flash存储器，查看是否有更新任务需要执行。

基于现有技术的处理板板卡的尺寸很小，例如小于4″×4″×7″。处理板卡的功耗为7-25W，存储能力为：1GB具有检错和纠错能力的SDRAM，1GB具有检错和纠错能力的Flash，32K SRAM和32K PROM。

基于现有技术构建的处理系统可方便的与仪器或平台连接，通过编程执行特定任务。并且基于Xilinx FPGA的处理系统是现场可编程和可重复编程的，因而具有很高的应用灵活性。

根据现有技术，可通过代替某些类型的抗辐射反熔丝型FPGA获得现场可编程或可配置抗辐射处理系统。另外，可使用不同的抗辐射能力增强方法实现对诸如位翻转、坏象元错误等单粒子翻转的检测和校正，以避免由辐射引入错误。

本专利涉及的抗辐射能力增强可通过两步完成：第一步，通过数据处理流程设计提供抗辐射能力增强；第二步，使用软件方法对数据处理过程中可能存在的错误进行检测和校正以实现抗辐射能力增强。下面对以上两步进行详细说明。

（1）基于设计方法的抗辐射能力增强

本专利数据处理系统的Xilinx FPGA结构框图，如附图2所示，每片XilinxFPGA都可按功能划分为三个模块：控制和处理模块；第一路数据处理模块；第二路与第一路相同的数据处理模块；用于对同一输入数据进行双路处理，给出第一组和第二组输出处理数据。第二片与第一片完全相同的Xilinx FPGA，对同一输入数据，给出第三路和第四路输出处理数据。并对各路输出处理数据进行比较，以发现可能发生的错误。Xilinx FPGA包含的双口RAM允许Xilinx FPGA的控制和处理模块实时检测处理模块的健康状况，因为处理模块写入双口RAM的数据可以与Xilinx FPGA的控制和处理单元进行比较，因为双口RAM允许不同模块同时对其进行读写操作。

如附图2所示的框图中，在单片Xilinx FPGA中，标识为Main CDH PPC_0的PowerPC处理器执行控制和处理功能。另一个被标示为Spare PPC_1的PowerPC处理器构成第一路数据处理模块，处理输入数据，并将输出的处理数据送到控制和处理模块。第三个处理器，标示为MicroBlaze的32-bits的软核RISC处理器构成第二路数据处理模块，执行与Spare PPC_1相同的数据处理，其处理结果也送入控制和处理模块。两路数据处理模块，都包含一个PowerPC处理器、xilinx FPGA提供的RAM，例如块RAM、一个数字时钟管理器（DCM）、相应的逻辑门阵列。两路数据处理模块的数字时钟管理器由控制和处理模块通过GPIO进行监视，以确保数据处理模块工作正常。如果需要，GPIO可执行数字时钟管理器重启。

每路数据处理模块的输出处理数据可由附图2中所示的各自对应的CMD_TLM BRAMs送到控制和处理模块，CMD_TLM BRAMs也可用于将控制和处理模块的命令送到数据处理模块。每个处理器，包括软核RISC处理器都有自己的本地总线（PLB）用于数据流传输。

控制&处理模块包括一个PowerPC处理器、一个数字时钟管理器（DCM）、连接到处理板卡的512MB SDRAM的用于程序文件和数据存储的根BRAM，一个提供通过Aeroflex FPGA与外部平台连接的URAT，以及一个USRT。当控制和处理模块重启PowerPC处理器后，读入控制和处理模块的根BRAM中的配置文件完成初始化，然后通过USRT与Aeroflex FPGA开始通信。控制和处理模块可以，例如，发送命令到SDRAM以及发送来自所有数据处理模块的输出处理数据到SDRAM。

（2）基于软件方式的抗辐射能力增强

在不同应用中，可利用一种或多种检测方式，例如地面站，对Xilinx FPGA的输出处理数据进行检测。进行这样的检测是必要的，因为基于设计和软件方式实现抗辐射能力增强的灵活性和可靠性需要进行监控。代替的或额外的检测手段还包括，在地面站中有同样的处理板卡对相同数据进行处理，比较处理后的数据；或者在轨的抗辐射Aeroflex FPGA执行相同处理，与Xilinx FPGA输出数据进行比较。在特定应用中，Aeroflex FPGA可在数据储存或下传前探测和减小数据错误。

如附图2中所示，每个Xilinx FPGA包含一个TMR（三态冗余）监控器。TMR技术是FPGA恶劣环境应用时减轻单粒子翻转的一种常用技术，可在不同FPGA内配置TMR模块。附图1所示系统中，每个Xilinx FPGA均包含TMR模块，并且读回自己的配置文件以防止配置文件被干扰。

一种Xilinx FPGA TMR监控器模块如附图3所示。TMR监控器逻辑可以读取三路经相同处理的数据，例如，模块1，模块2和模块3，各表示一个配置文件，并基于这三路数据进行投票表决。在特定应用中，TMR监控器模块实时运行，不断对数据进行检查，以发现可能存在的错误。

TMR监控器模块工作流程图如附图4所示。上电后，Aeroflex FPGA微控制器利用配置文件对Xilinx FPGA进行配置。一旦Xilinx FPGA配置完成，TMR监控器模块开始工作。TMR监控器模块首先从内部配置口（ICAP），见附图3，读入第一个配置帧，帧错误校正码寄存器（FRAME ECC）完成该帧的执行，如果没有检测到错误，TMR监控器模块检查该帧是否是最后一个配置文件帧。如果该帧不是最后一帧，则读取下一帧配置文件，并执行一次读帧错误校正码寄存器。如果该帧是最后一帧，则返回读配置文件，并且连续进行该循环。

如果在帧错误校正码寄存器读过程中发现错误，如果探测到单个位翻转错误，报告并校正该错误，该流程可确定该帧是否最后一帧并进行相应处理。如果探测到双位翻转错误，报告该错误，流程确定该帧是否最后一帧并进行相应处理。基于现有技术，单个位翻转错误可以被校正，两位的位翻转错误不能校正。多于两位的位翻转错误不能被检测及校正。检测到的位翻转可使用局部重配置技术予以校正。

本专利的相关技术可有效除去非完全抗辐射FPGA应用于恶劣环境时产生的95%的辐射相关错误，特别是单粒子数翻转错误。然而，对于FPGA包含嵌入式处理器的情况，例如PowerPC处理器，辐射引起的位翻转仍然会影响到嵌入式处理器及相关的存储器，导致诸如位翻转等单粒子翻转。软件方法的抗辐射能力增强主要用于保护嵌入式处理器。软件方法的抗辐射能力增强，包括，例如使用数据干扰标示的方法来检测数据处理模块产生的不正确结果，例如，在嵌入式处理器中当出现不正确结果时，可通过重新对数据进行处理的方法实现对错误结果的校正。

数据干扰标示包括一个捕获函数、一个校验和函数、错误探测及校正，以及其他可快速判断两个处理器的处理结果是否一致的方法。校验和包括计算二进制数据块中的一个固定数量数据集以检测数据传输或存储过程中可能出现的错误。通过实时监测校验和函数，实现对错误处理数据的检测。错误的检测及校正是使用不可靠通信通道传输数据时的一种确保可靠性的技术。

为执行错误检查，处理系统的一个专用存储器用以存储程序指令，当处理器执行该程序时，获得软件方法的抗辐射能力增强。或者，重配置器件时提供程序代码。本专利中这一程序代码还存储在处理系统的另一存储器中。

本专利确认数据干扰标示的方法要求两个处理器进行检测处理任务，并对处理结果进行检查。对于二进制电路来说，对至少三个处理器的处理结果进行比较更好。与使用检查三路处理结果，并除去结果不同的那个的方法不同，本专利采用检查两路处理结果的校验和，如果校验和不一致，则重新进行数据处理。

本专利中使用软件方法增强处理系统抗辐射能力，当出现由辐射引起的严重错误时，Aeroflex FPGA的重启逻辑可提供一个或多个校正错误路径。可提供给Xilinx FPGA的重启信号包括：软件重启命令、PowerPC重启命令、逻辑重启命令、程序重启命令。

可根据应用时任务需求，使用一个或多个数据处理板卡实现相关数据处理。

Claims (1)

1.一种基于FPGA的抗辐射的数据处理系统，其特征在于： 

所述系统的数据处理板卡包括两片抗辐射反熔丝型FPGA，两片32K PROM和32K SRAM外扩存储器；两片可重配置非完全抗辐射FPGA及对应的配置Flash；存储器件包括两片512MB具有检错和纠错功能的Flash存储器、两片512MB具有检错和纠错功能的SDRAM；外设接口包括PCIE、RS-422、以太网接口、SATA、Multi-Gbps Transceivers、I2C、CAN和GPIO； 

所述的两片抗辐射反熔丝型FPGA采用Aeroflex UT6325FPGA； 

所述的两片可重配置非完全抗辐射FPGA采用Xilinx Virtex-5Q FX130T FPGA，对应的配置Flash为32MB Xilinx配置Flash。 

Images