CN203590368U - 一种jpeg2000标准的图像分块压缩装置 - Google Patents
一种jpeg2000标准的图像分块压缩装置 Download PDFInfo
- Publication number
- CN203590368U CN203590368U CN201320347151.5U CN201320347151U CN203590368U CN 203590368 U CN203590368 U CN 203590368U CN 201320347151 U CN201320347151 U CN 201320347151U CN 203590368 U CN203590368 U CN 203590368U
- Authority
- CN
- China
- Prior art keywords
- compression
- unit
- main control
- control unit
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本实用新型属于图像压缩技术领域,具体涉及一种JPEG2000标准的图像分块压缩装置。它包括主控单元、压缩单元、存储单元、电源、晶振和接口单元,其中主控单元用于接收外部数据图像,控制压缩单元和存储单元工作,并通过接口单元与外部进行命令交互;所述的压缩单元用于对数据图像进行压缩;所述的存储单元用于存储压缩过程中和压缩完成后的图像数据;晶振为装置中的其它部件提供基准频率;电源为装置中的其它部件提供电源。本实用新型的效果是:对于输入图像速率小于65百万像素/秒(有损压缩)或小于40百万像素/秒(无损压缩)情况下,都可以进行JPEG2000标准实时压缩,不受图像宽度限制,范围可达到2~50倍。
Description
技术领域
本新型属于图像压缩技术领域,具体涉及一种适用于多种图像格式的JPEG2000标准的图像分块压缩装置。
背景技术
现有的实时图像压缩技术主要有两种实现方式:①在基于DSP芯片的平台上通过一定的图像压缩算法来实现;②使用专门的图像压缩芯片实现。对于前者来说,若输入图像格式有变化,如图像尺寸大小、图像帧频等改变,可能图像压缩算法改变量太大,以至于调试难度增大、设计周期增加,即某一种图像压缩算法只适用于某一视频规格的图像输入。而对于使用专门的图像压缩芯片实现方法来说,其对图像尺寸大小及幅宽也都有一定的限制。如果对不同规格面阵相机的图像进行压缩,要设计与之相对应的专用压缩电路。缺乏一种适用于输入图像或视频规格随时变化的图像压缩方法。
发明内容
本新型的目的是针对现有技术的缺陷,提供一种图像分块压缩装置,能够适应多种图像大小及幅宽,体积小、带高质量JPEG2000压缩功能的图像分块压缩装置。
本新型是这样实现的:一种图像分块压缩装置,其特征在于:包括主控单元、压缩单元、存储单元、电源、晶振和接口单元,其中主控单元用于接收外部数据图像,控制压缩单元和存储单元工作,并通过接口单元与外部进行命令交互;所述的压缩单元用于对数据图像进行压缩;所述的存储单元用于存储压缩过程中和压缩完成后的图像数据;晶振为装置中的其它部件提供基准频率;电源为装置中的其它部件提供电源。
如上所述的一种图像分块压缩装置,其中,压缩单元接收视频或图像数据和来自主控单元的控制信号,它在主控单元控制信号的控制下工作,对接收到的视频或图像数据进行实时压缩和解压缩,然后将其发送给存储单元。
如上所述的一种图像分块压缩装置,其中,压缩单元采用现有的解码芯片实现。
如上所述的一种图像分块压缩装置,其中,存储单元接收来自压缩单元的视频或图像数据和来自主控单元的控制信号,它在主控单元的控制信号的控制下工作,实现视频或图像数据的存储和读取。
如上所述的一种图像分块压缩装置,其中,晶振为主控单元、压缩单元和存储单元提供时钟基准信号,它采用现有技术实现。
如上所述的一种图像分块压缩装置,其中,接口单元连通主控单元和外界,它实现外界视频或图像数据与主控单元的交互。
本新型的有益效果是:本新型采用主控单元和压缩单元,对于输入图像速率小于65百万像素/秒(有损压缩)或小于40百万像素/秒(无损压缩)情况下,都可以进行JPEG2000标准实时压缩,不受图像宽度限制。并且压缩方式(有/无损压缩)、压缩倍率可以通过设置压缩单元的参数来调整。压缩方式有无损压缩,有损压缩。无损压缩的压缩倍率由实际图像复杂度决定,有损压缩的压缩倍率根据输出方式及计算机采集速率可以调整,范围可达到2~50倍。
附图说明
图1为系统结构示意图;
图2为主控单元流程图;
图3为ADV212初始化配置模块示意图;
图4为SDRAM控制器模块示意图;
图5为数据采集、解码、缓存、分块模块示意图;
图6为写SDRAM的示意图;
图7为读SDRAM的示意图;
图8小幅宽图像压缩系统结构示意图;
图9为压缩代码串行输出示意图。
具体实施方式
如图1所示,一种图像分块压缩装置,包括主控单元、压缩单元、存储单元、电源、晶振和接口单元,其中主控单元用于接收外部数据图像,控制压缩单元和存储单元工作,并通过接口单元与外部进行命令交互;所述的压缩单元用于对数据图像进行压缩;所述的存储单元用于存储压缩过程中和压缩完成后的图像数据;晶振为装置中的其它部件提供基准频率;电源为装置中的其它部件提供电源。
具体的说,主控单元接收相机的图像数据(红外或可见光相机),参照相机图像的格式,根据设定程序进行运算处理,完成图像的缓存、分块传输,以及相应的时序控制;同时完成压缩代码的读取,并将压缩代码按不同格式输出编码,还可根据实际需要,调整压缩倍率,实现对压缩单元的初始化配置(实现的功能),完成对存储单元的控制。本申请的主控单元采用现有技术实现,例如通过FPGA实现,当然也可以通过其他具有类似功能的部件实现,例如DSP、单片机等。
压缩单元接收视频或图像数据和来自主控单元的控制信号,它在主控单元控制信号的控制下工作,对接收到的视频或图像数据进行实时压缩和解压缩,然后将其发送给存储单元。压缩单元采用现有的解码芯片实现,如AD公司的JPEG2000专用编解码芯片ADV212。单片ADV212的最大处理能力,在有损压缩情况下为65百万像素/秒,无损压缩为40百万像素/秒。
存储单元接收来自压缩单元的视频或图像数据和来自主控单元的控制信号,它在主控单元的控制信号的控制下工作,实现视频或图像数据的存储和读取。在本实例中,存储单元由FLASH及2片SDRAM组成,其中FLASH用来存储FPGA的程序及ADV212所需固件,2片SDRAM用以实现对大面阵图像进行缓存以及分块传输。
在本实例中,电源输入电压3.3V,通过电源芯片分别产生ADV212的内核电压1.5V和FPGA的内核电压。在本实例中,电源采用LDO芯片实现。
晶振为主控单元、压缩单元和存储单元提供时钟基准信号,它采用现有技术实现。在本实例中,晶振选择为9.8304MHz。
接口单元连通主控单元和外界,它实现外界视频或图像数据与主控单元的交互,它采用现有技术实现,根据实际需求,选择USB2.0接口芯片、LVDS接口芯片或其他格式接口芯片。
主控单元中加载的设定程序的工作流程图如图2所示,具体工作过程如下:
(1)系统初始化
上电后,主控单元、压缩单元、存储单元和接口单元进行初始化。
在本实例中,初始化压缩单元时,校验和配置ADV212内部直接寄存器和间接寄存器;加载编码模式下ADV212所需的固件程序;配置固件参数,设置其工作状态;检验SWFLAG寄存器中的ID值,判断固件是否加载成功;清除中断寄存器,进入运行状态。存储单元初始化时,自动完成SDRAM刷新、充电等操作;将复杂的读写操作转换成较简单的读写控制逻辑。
(2)接收视频或图像数据
当输入图像为LVDS等串行格式时,编写相应的解码程序将数据解串成并行数据。本方法采用两片SDRAM构成双缓冲乒乓结构,将采集到的图像数据先存储到SDRAM中,在下一帧时,再按一定的地址寻址将分块图像数据读出并写到ADV212中。乒乓结构可保证实时图像数据写入到一片SDRAM中时,另一片SDRAM中的图像数据可被同时读出,数据不会丢失。图像分块的大小可以根据实际图像进行灵活选择。图6是以图像幅宽为4096pixels情况下的分块读取示意图。数据采集(解码)、缓存、分块模块完成的功能有:采集相机图像数据,对数据进行解码,并缓存到SDRAM中;同时把上一帧图像按一定的分块形式读出;以一定的时序将分块图像数据输入至ADV212中;每帧开始时,切换两片SDRAM的作用,以构成乒乓结构。
(3)压缩代码数据读取
压缩代码的读取及输出通过以下方法:利用ADV212的中断引脚IRQ,轮流检测中断标志寄存器;设置FIFO门限值,使其达到一定值时触发中断,从而开始一次数据传输。读取压缩码流之后,根据实际需求编写相应的输出模块或直接通过接口芯片输出。
本实用新型采用主控单元和压缩单元,完成对输入图像的JPEG2000格式压缩。能够适应不同的图像输入格式,当图像尺寸小于1.048M samples,幅宽小于2048pixels时,可以不用存储单元进行图像缓存及分块,而直接通过主控单元内部设置FIFO进行缓存,按一定时序输入至压缩单元压缩。并且当选择的FPGA内部自带FLASH时,如XILINX公司的Spartan-3an系列的FPGA,由于自带FLASH,而不用外加FLASH芯片,节省电路板体积。从而系统结构图1中可以省掉存储模块。
当输入图像尺寸小于1.048M samples,且幅宽小于2048pixels,如320×256pixels、640×512pixels,帧频25Hz,则适当调整压缩倍率之后,压缩代码可以通过UART串行方式输出。即通过主控单元将压缩代码编制成相应的RS422格式输出,接口单元只需要一个RS422收发芯片完成压缩代码输出,压缩倍率与串行发送的波特率有关,主控单元对输入时钟进行各种系数的分频,产生不同规格的波特率。当波特率增大时,压缩倍率可以减小,且输出帧频也可以适当调整。以满足尽可能高的图像质量。该方法数据输出引线少(最少只有2根),适用于图像尺寸小、体积小、连接线缆要求少的场合。
在图像输入速率小于40百万像素/秒(无损压缩)或小于65百万像素/秒(有损压缩)的前提下,兼容多种标准的和非标准的视频输入格式,且对图像宽度没有任何限制。当图像幅宽大于2048pixels时,则用存储单元进行缓存分块,否则,直接通过主控单元内部设置FIFO进行缓存即可(如图8和图9所示)。可以实现无损压缩或有损压缩,且有损压缩时的压缩倍率在2-50倍范围内可调。压缩格式为JPEG2000标准,图像压缩质量高。是一种输入图像兼容性好、压缩倍率可调、压缩质量高的图像分块压缩方法。
Claims (6)
1.一种图像分块压缩装置,其特征在于:包括主控单元、压缩单元、存储单元、电源、晶振和接口单元,其中主控单元用于接收外部数据图像,控制压缩单元和存储单元工作,并通过接口单元与外部进行命令交互;所述的压缩单元用于对数据图像进行压缩;所述的存储单元用于存储压缩过程中和压缩完成后的图像数据;晶振为装置中的其它部件提供基准频率;电源为装置中的其它部件提供电源。
2.如权利要求1所述的一种图像分块压缩装置,其特征在于:压缩单元接收视频或图像数据和来自主控单元的控制信号,它在主控单元控制信号的控制下工作,对接收到的视频或图像数据进行实时压缩和解压缩,然后将其发送给存储单元。
3.如权利要求2所述的一种图像分块压缩装置,其特征在于:压缩单元采用现有的解码芯片实现。
4.如权利要求3所述的一种图像分块压缩装置,其特征在于:存储单元接收来自压缩单元的视频或图像数据和来自主控单元的控制信号,它在主控单元的控制信号的控制下工作,实现视频或图像数据的存储和读取。
5.如权利要求4所述的一种图像分块压缩装置,其特征在于:晶振为主控单元、压缩单元和存储单元提供时钟基准信号,它采用现有技术实现。
6.如权利要求5所述的一种图像分块压缩装置,其特征在于:接口单元连通主控单元和外界,它实现外界视频或图像数据与主控单元的交互。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320347151.5U CN203590368U (zh) | 2013-06-17 | 2013-06-17 | 一种jpeg2000标准的图像分块压缩装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320347151.5U CN203590368U (zh) | 2013-06-17 | 2013-06-17 | 一种jpeg2000标准的图像分块压缩装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203590368U true CN203590368U (zh) | 2014-05-07 |
Family
ID=50588209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320347151.5U Expired - Lifetime CN203590368U (zh) | 2013-06-17 | 2013-06-17 | 一种jpeg2000标准的图像分块压缩装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203590368U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107347158A (zh) * | 2017-06-01 | 2017-11-14 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 飞行器载荷终端图像压缩方法 |
CN109905622A (zh) * | 2019-01-09 | 2019-06-18 | 中北大学 | 遥测可重构多功能图像测录仪 |
-
2013
- 2013-06-17 CN CN201320347151.5U patent/CN203590368U/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107347158A (zh) * | 2017-06-01 | 2017-11-14 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 飞行器载荷终端图像压缩方法 |
CN109905622A (zh) * | 2019-01-09 | 2019-06-18 | 中北大学 | 遥测可重构多功能图像测录仪 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105611295A (zh) | 一种在soc上实现视频采集压缩传输的系统和方法 | |
CN102075758A (zh) | 基于soc的mjpeg视频编解码系统及其方法 | |
CN105208342B (zh) | 一种双路视频压缩存储及网络切换传输电路 | |
CN106817545B (zh) | 一种快速多分辨率视频图像镜像旋转处理系统 | |
CN102572393A (zh) | 一种基于fpga与dsp的无线视频采集装置 | |
CN104469349A (zh) | 一种检测视频源产生的mipi视频信号的方法 | |
CN203590368U (zh) | 一种jpeg2000标准的图像分块压缩装置 | |
CN201788657U (zh) | 基于NiosⅡ软核CPU的LCD控制器 | |
CN108134912B (zh) | 一种视频流转换方法 | |
CN202749079U (zh) | 基于fpga的高像素模组分屏显示系统 | |
CN102438106A (zh) | 一种视频采集系统 | |
CN101472126A (zh) | 数字基频处理器及其之操作方法、以及无线装置及其方法 | |
CN202077148U (zh) | 基于soc的mjpeg视频编解码系统 | |
CN202679478U (zh) | 数字图像采集与处理平台 | |
CN214014396U (zh) | 一种多路视频图像处理装置 | |
CN102522069B (zh) | 一种显示控制器的像素帧缓存处理系统及方法 | |
CN204498285U (zh) | 一种4g-wifi高清网络视频服务器 | |
CN106791598A (zh) | 一种具有视频记录及对时功能的显示器 | |
CN209895383U (zh) | 一种数字图像大数据的高速传输装置 | |
CN206212146U (zh) | 一种数字图像采集装置 | |
CN106454279A (zh) | 一种嵌入式视频监控系统 | |
CN202940906U (zh) | 一种基于dsp与fpga和gprs的无线监控装置 | |
CN201716967U (zh) | 支持jpeg格式图像的彩色tft-lcd液晶显示控制装置 | |
CN202940909U (zh) | 一种基于dsp与fpga的双传输方式监控装置 | |
CN204498286U (zh) | 一种4g-wifi标清网络视频服务器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20140507 |
|
CX01 | Expiry of patent term |