CN203422738U - 应用于usb2.0设备接口的自适应高速驱动器 - Google Patents

Abstract

一种应用于USB2.0设备接口的自适应高速驱动器，所述自适应高速驱动器包括一高速驱动器、一高速接收器、一高速接收状态机、一幅值检测器、一数据总线DP、一数据总线DM和一比较电压VREF，所述高速驱动器又包括一第一P型场效应管MP1、一第二P型场效应管MP2、一可变电流源IS、一第一高速驱动电阻R0和一第二高速驱动电阻R1，所述高速接收器和所述高速接收状态机判断出所述幅值检测器的最佳监测点，大致判断出USB传输线对数据传输信号的衰减，再反馈控制所述高速驱动器，调整其驱动电流从而改善所述高速驱动器的驱动能力。本实用新型提供的应用于USB2.0设备接口的自适应高速驱动器，可以增强USB2.0设备接口对USB传输线的兼容性。

Description

应用于USB2.0设备接口的自适应高速驱动器

技术领域

本实用新型涉及USB接口，具体涉及一种应用于USB2.0设备接口的自适应高速驱动器。 

背景技术

USB接口因为其低成本、高速率等特性，越来越广泛地应用于数据传输领域。随着工艺和技术的进步，USB相关产品的设计门限越来越低，这极大地加剧了市场竞争的激烈程度，在适合的性能指标下，最大程度地缩减产品的成本成为USB相关产品市场竞争中的焦点。 

在USB数据传输过程中，USB传输线的质量会影响数据传输的准确性，这样在对传输质量要求很高的应用中，需要连接高质量的USB传输线，这种传输线具有高匹配度、低失真、低损耗等优点，但成本较高，不利于缩减USB相关产品的设计成本。 

当USB接口驱动较长的传输线时，传输线带来的信号损耗不容忽视，当采用质量不高的USB传输线时，这种损耗更为严重，它可能导致远端的USB接口无法正确接收数据。 

发明内容

本实用新型的目的是，提供一种应用于USB2.0设备接口的自适应高速驱动器。在USB2.0接口的数据传输过程中，采用该驱动器电路可以实时判断出经过传输线衰减后的总线电压的幅值范围，自适应地调整高速驱动器的驱动能力，从而减弱因传输线的损耗对数据传输质量带来的负面影响。 

本实用新型采用的技术方案为，一种应用于USB2.0设备接口的自适应高速驱动器，其特征在于：所述自适应高速驱动器包括一高速驱动器、一高速接收 器、一高速接收状态机、一幅值检测器、一数据总线DP、一数据总线DM和一比较电压VREF，所述高速驱动器又包括一第一P型场效应管MP1、一第二P型场效应管MP2、一可变电流源IS、一第一高速驱动电阻R0和一第二高速驱动电阻R1，所述高速接收器和所述高速接收状态机判断出所述幅值检测器的最佳监测点，大致判断出USB传输线对数据传输信号的衰减，再反馈控制所述高速驱动器，调整其驱动电流从而改善所述高速驱动器的驱动能力。 

所述高速驱动器的1A输入端和1B输入端为驱动器的输入信号，所述高速驱动器的1C输出端与所述高速接收器的2B输入端与所述幅值检测器的4B输入端与所述数据总线DP相连，所述高速驱动器的1D输出端与所述高速接收器的2A输入端与所述幅值检测器的4A输入端与所述数据总线DM相连；所述高速接收器的2C输出端与所述高速接收状态机的3A输入端相连；所述高速接收器的3B输出端与所述幅值检测器的4D输入端相连；所述幅值监测器的4C输入端与所述比较电压VREF相连，所述幅值检测器的4E输出端与所述高速驱动器的1E输入端相连。 

所述高速驱动器的1A输入端与所述第一P型场效应管MP1的栅极相连，所述高速驱动器的1B输入端与所述第二P型场效应管MP2的栅极相连，所述第一P型场效应管MP1的源极与所述第二P型场效应管MP2的源极与所述可变电流源IS的一端相连，所述可变电流源IS的另一端与电源相连，所述第一P型场效应管MP1的漏极与所述第一高速驱动电阻R0与所述高速驱动器的1D输出端相连，所述第二P型场效应管MP2的漏极与所述第二高速驱动电阻R1与所述高速驱动器的1C输出端相连。 

本实用新型提供了一种应用于USB2.0设备接口的自适应高速驱动器，该电路可以准确判断出经过传输线衰减后的总线电压范围，然后自适应调整USB2.0 设备接口高速驱动器的驱动能力，减弱因传输线损耗对数据传输质量带来的负面影响，增强USB2.0设备接口对USB传输线的兼容性。 

附图说明

图1为本实用新型自适应高速驱动器的电路结构框图。 

图2为采用本实用新型自适应高速驱动器的USB2.0设备接口作为接收端的原理图。 

图3为采用本实用新型自适应高速驱动器的USB2.0设备接口作为发送端的原理图。 

图1中：1.高速驱动器；2.高速接收器；3.高速接收状态机；4.幅值检测器。 

图2中，USB2.0设备接口采用自适应高速驱动器，且作为接收端使用，包括：IS0.USB2.0主机接口中高速驱动器的驱动电流；RDIS.USB传输线的寄生电阻；RB.USB2.0主机接口中高速驱动器的驱动电阻；RA.USB2.0设备接口中高速驱动器的驱动电阻。 

图3中，USB2.0设备接口采用自适应高速驱动器，且作为发送端使用，包括：IS1.USB2.0设备接口中高速驱动器的自适应驱动电流；RDIS.USB传输线的寄生电阻；RB.USB2.0主机接口中高速驱动器的驱动电阻；RA.USB2.0设备接口中高速驱动器的驱动电阻。 

具体实施方式

下面结合附图和具体实施方式对本实用新型作进一步阐述。 

见图1，本实用新型中的自适应高速驱动器包括：高速驱动器（1）、一高速接收器（2）、高速接收状态机（3）、幅值检测器（4）、数据总线DP、数据总线DM和比较电压VREF，高速驱动器（1）又包括第一P型场效应管MP1、第 二P型场效应管MP2、可变电流源IS、第一高速驱动电阻R0和第二高速驱动电阻R1。 

高速驱动器（1）的1A输入端和1B输入端为驱动器的输入信号，高速驱动器（1）的1C输出端与高速接收器（2）的2B输入端与幅值检测器（2）的4B输入端与数据总线DP相连，高速驱动器（1）的1D输出端与高速接收器（2）的2A输入端与幅值检测器（4）的4A输入端与数据总线DM相连；高速接收器（2）的2C输出端与高速接收状态机（3）的3A输入端相连；高速接收器（2）的3B输出端与幅值检测器（4）的4D输入端相连；幅值监测器（4）的4C输入端与比较电压VREF相连，幅值检测器（4）的4E输出端与高速驱动器（1）的1E输入端相连。 

高速驱动器（1）的1A输入端与第一P型场效应管MP1的栅极相连，高速驱动器（1）的1B输入端与第二P型场效应管MP2的栅极相连，第一P型场效应管MP1的源极与第二P型场效应管MP2的源极与电流源IS的一端相连，可变电流源IS的另一端与电源相连，第一P型场效应管MP1的漏极与第一高速驱动电阻R0与高速驱动器（1）的1D输出端相连，第二P型场效应管MP2的漏极与第二高速驱动电阻R1与高速驱动器（1）的1C输出端相连。 

高速驱动器（1）中，可变电流源IS控制第一高速驱动电阻R0和第二高速驱动电阻R1两端的电压，其中第一高速驱动电阻R0的电压差为V_DM，第一高速驱动电阻R1的电压差为V_DP，则数据总线DP与数据总线DM的差分电压值为V_DIFF＝|V_DP-V_DM|＝R0×IS，因为R0=R1。 

本实用新型的核心是幅值检测器（4），它可以实时监测高速接收端接收到的经过USB传输线衰减后的差分总线电压，因为USB2.0高速接口处理的是高速信号，因此需要高速接收器（2）为幅值检测器（4）提供电压检测的最佳点。 

因为在USB2.0高速数据传输过程中，USB2.0主机会向设备发送同步包信息，该同步包的包尾为40比特，这样可以通过高速接收器（2）和高速接收状态机（3）判断出该包尾，在包尾的中间部位进行差分总线电压采集，并把采集到的差分总线电压作为电压检测点。幅值检测器（4）判断电压检测点与预设比较电压VREF的差值，将量化后的差值反馈控制高速发送器（1）中的可变电流源IS，从而实现自适应调整高速发送器（1）驱动能力的特性。 

图2的原理图中，USB2.0设备接口采用自适应高速驱动器且作为接收端使用，VA0为USB2.0设备接口接收端的总线电压值，VB0为USB2.0主机接口发送端的总线电压值。这样USB2.0设备接口接收端检测到的差分总线电压为 

$V_{\mathrm{DIFFA}}=\mathrm{VA}0=\frac{\mathrm{RA}\×\mathrm{RB}}{\mathrm{RA}+\mathrm{RB}+\mathrm{RDIS}}\×\mathrm{IS}0$

图3的原理图中，USB2.0设备接口采用自适应高速驱动器且作为发送端使用，VA1为USB2.0设备接口发送端的总线电压值，VB1为USB2.0主机接口接收端的总线电压值。这样USB2.0主机接口接收端检测到的差分总线电压为 

$V_{\mathrm{DIFFB}}=\mathrm{VA}1=\frac{\mathrm{RA}\×\mathrm{RB}}{\mathrm{RA}+\mathrm{RB}+\mathrm{RDIS}}\×\mathrm{IS}1$

幅值检测器（4）直接检测到的差分总线电压值是V_DIFFA，当RA≈RB时，可以近似认为V_DIFFA＝V_DIFFB。幅值检测器（4）通过预设比较电压VREF去量化V_DIFFA，可以计量出USB传输线寄生电阻RDIS对总线电压的影响，幅值检测器（4）的4E输出端为量化输出寄存器，该寄存器配置高速发送器（1）的驱动电流从而得到自适应的驱动能力。 

Claims (3)

1.一种应用于USB2.0设备接口的自适应高速驱动器，其特征在于：所述自适应高速驱动器包括一高速驱动器、一与所述高速驱动器相连的高速接收器、一与所述高速驱动器及所述高速接收器相连的数据总线DP、一与所述高速驱动器及所述高速接收器相连的数据总线DM、一与所述高速接收器相连的高速接收状态机、一与所述高速接收状态机及所述数据总线DP及所述数据总线DM相连的幅值检测器、一与所述幅值检测器相连的比较电压VREF，所述高速驱动器又包括一第一P型场效应管MP1、一第二P型场效应管MP2、一可变电流源IS、一第一高速驱动电阻R0和一第二高速驱动电阻R1。 

2.如权利要求1中所述的自适应高速驱动器，其特征在于：所述高速驱动器的1A输入端和1B输入端为驱动器的输入信号，所述高速驱动器的1C输出端与所述高速接收器的2B输入端与所述幅值检测器的4B输入端与所述数据总线DP相连，所述高速驱动器的1D输出端与所述高速接收器的2A输入端与所述幅值检测器的4A输入端与所述数据总线DM相连；所述高速接收器的2C输出端与所述高速接收状态机的3A输入端相连；所述高速接收器的3B输出端与所述幅值检测器的4D输入端相连；所述幅值监测器的4C输入端与所述比较电压VREF相连，所述幅值检测器的4E输出端与所述高速驱动器的1E输入端相连。 

3.如权利要求1中所述的自适应高速驱动器，其特征在于：所述高速驱动器的1A输入端与所述第一P型场效应管MP1的栅极相连，所述高速驱动器的1B输入端与所述第二P型场效应管MP2的栅极相连，所述第一P型场效应管MP1的源极与所述第二P型场效应管MP2的源极与所述可变电流源IS的一端相连，所述可变电流源IS的另一端与电源相连，所述第一P型场效应管MP1的漏极与所述第一高速驱动电阻R0与所述高速驱动器的1D输出端相连， 所述第二P型场效应管MP2的漏极与所述第二高速驱动电阻R1与所述高速驱动器的1C输出端相连。 

Images