CN203405752U - 一种基于native NMOS晶体管的高电源抑制LDO稳压器 - Google Patents

Abstract

一种基于native NMOS晶体管的高电源抑制LDO稳压器，属于集成电路领域，本实用新型为解决传统LDO稳压器是通过牺牲降落电压和效率来换取高频电源抑制改善的问题。本实用新型包括第一误差放大器A₁、第二误差放大器A₂、电阻R₁、电阻R₂、电阻R₃、滤波电阻R_F、第一滤波电容C_F、第二滤波电容C_P、第一native NMOS晶体管M_NA1、第二native NMOS晶体管M_NA2和PMOS晶体管M_P；第一误差放大器A₁同相输入端连接参考电压V_REF的输出端，第二native NMOS晶体管M_NA2源极为LDO稳压器第一输出节点V_OUT；第二误差放大器A₂同相输入端连接第二输出节点V_{OUT_P}。

Description

一种基于native NMOS晶体管的高电源抑制LDO稳压器

技术领域

本实用新型涉及一种基于native NMOS晶体管的高电源抑制LDO稳压器，属于集成电路领域。

背景技术

随着半导体加工技术的日益发展，集成电路的规模和集成度不断提高，包括模拟、数字和射频等多个电路模块的片上系统（SOC）得到了广泛的应用，并且向着日益低成本、高集成度、小型化和手持式的方向发展。但是，这些SOC的性能也容易受到高频数字开关、射频模块等噪声的干扰，降低了电路的信噪比而影响系统的性能。为了降低环境中高频噪声对SOC性能的影响，在系统中应用LDO稳压器已经成为了一种主流趋势。

传统LDO稳压器结构如图1所示，其片内电路结构由误差放大器A₁、PMOS晶体管M_P、补偿电容C₁和反馈电阻R₁、R₂组成，片外电容C₂和负载电阻R_L分别为该LDO稳压器应用电路的等效负载电容和等效负载电阻。其中误差放大器A₁将参考电压V_REF与反馈节点V_F的电压差进行放大，误差放大器A₁输出V_{O_A1}用来驱动PMOS晶体管M_P的栅极。该LDO稳压器的输出电压V_OUT可以表示为

$V_{\mathrm{OUT}}=V_{\mathrm{DD}}-V_{\mathrm{DROP}}=V_{\mathrm{DD}}-V_{\mathrm{OV}\_M_P}---\left(1\right)$

其中V_DROP是LDO稳压器的降落电压，V_DD是电源电压，

是晶体管M_P的过驱动电压。LDO稳压器降落电压是评价LDO稳压器性能的重要指标，降落电压越小，LDO稳压器的输出效率就越高。由于PMOS晶体管M_P和误差放大器A₁的共同作用，LDO稳压器的输出电压受电源上干扰噪声的影响将显著改善。其中LDO稳压器对于电源上噪声的抑制程度一般用电源抑制（PSR）来表示。理论研究结果表明，传统LDO稳压器的电源抑制随频率变化可以表示为

$\mathrm{PSR}\left(s\right)=\frac{V_{\mathrm{OUT}}}{V_{\mathrm{DD}}}\left(s\right)=\frac{{1+g}_{m\_P}{r}_{\mathrm{ds}\_P}}{1+\frac{r_{\mathrm{ds}\_P}}{Z_L\left(s\right)}+\frac{r_{\mathrm{ds}\_P}}{R_1+R_2}+\frac{g_{m\_P}{r}_{\mathrm{ds}\_P}{A}_{\mathrm{eo}}{R}_2}{(R_1+R_2)(1+\frac{s}{w_e})}}---\left(2\right)$

其中g_{m_P}和r_{ds_P}分别是图1中PMOS晶体管M_P的跨导和漏源电阻，Z_L（s）是LDO稳压器输出端片外电阻和电容的等效阻抗（不包含R₁和R₂），A_eo和w_e分别是误差放大器A₁的低频增益和主极点。在低频下，其电源抑制可以近似为

$\mathrm{PSR}(s=0)\≈\frac{1}{A_{\mathrm{eo}}\frac{R_2}{R_1+R_2}\·g_{m\_P}{r}_{\mathrm{ds}\_P}}---\left(3\right)$

为了向等效负载电阻R_L提供足够大的电流，M_P的宽长比都会非常大，并且提供较小的降落电压。由于PMOS晶体管M_P的尺寸比较大，误差放大器A₁的输出电压V_{O_A1}驱动的等效栅电容就会很大，再加上PMOS晶体管M_P的栅漏电容和补偿电容C₁的密勒效应，整个反馈环路的带宽会很低，因此LDO稳压器的PSR会随着频率的升高而显著恶化，其高频电源抑制可以近似为

$\mathrm{PSR}(s=\∞)\≈g_m\frac{R_L\·r_{\mathrm{ds}}}{R_L+r_{\mathrm{ds}}}---\left(4\right)$

由于LDO稳压器的负载电阻R_L都比较小，因此绝大多数LDO稳压器频率对电源高频噪声的抑制能力都非常低。为了克服输出功率晶体管M_P栅漏电容和补偿电容密勒效应对环路带宽和高频电源抑制的影响，在部分应用中研究学者提出了用一个NMOS晶体管作为输出功率晶体管的方案，如图2所示，该LDO稳压器输出电压可以表示为

$V_{\mathrm{OUT}}=V_{\mathrm{DD}}-V_{\mathrm{DROP}}=V_{\mathrm{DD}}-V_{\mathrm{GS}\_M_N}=V_{\mathrm{DD}}-V_{{\mathrm{TH}\_M}_N}-V_{{\mathrm{OV}\_M}_N}---\left(5\right)$

其中：

是晶体管M_N的过驱动电压，

为图2中NMOS晶体管的阈值电压，且

其中：V_{TH_N}为衬底和源极短接时的阈值电压，η为衬偏效应系数，V_BS为晶体管的衬和源极之间的电压。是考虑了衬偏效应后晶体管M_N的阈值电压，其值一般是过驱动电压

的几倍。因此这会增加稳压器的降落电压，降低LDO稳压器的功率效率，即通过牺牲降落电压和效率来换取高频电源抑制的改善。

发明内容

本实用新型目的是为了解决传统LDO稳压器是通过牺牲降落电压和效率来换取高频电源抑制的改善的问题，提供了一种基于native NMOS晶体管的高电源抑制LDO稳压器。

本实用新型所述一种基于native NMOS晶体管的高电源抑制LDO稳压器，它包括第一误差放大器A₁、第二误差放大器A₂、电阻R₁、电阻R₂、电阻R₃、滤波电阻R_F、第一滤波电容C_F、第二滤波电容C_P、第一native NMOS晶体管M_NA1、第二native NMOS晶体管M_NA2和PMOS晶体管M_P；

第一误差放大器A₁的同相输入端连接参考电压V_REF的输出端，第一误差放大器A₁的反相输入端连接反馈节点V_F1，电阻R₂和电阻R₃的公共节点作为反馈节点V_F1；

第一误差放大器A₁的输出端V_{O_A1}连接第一native NMOS晶体管M_NA1的栅极；第一native NMOS晶体管M_NA1的漏极连接电源V_DD，第一native NMOS晶体管M_NA1的源极连接电阻R₁的一端；电阻R₁的另一端连接电阻R₂的一端，电阻R₂的另一端连接电阻R₃的一端，电阻R₃的另一端连接GND；

第一误差放大器A₁的输出端V_{O_A1}还连接滤波电阻R_F的一端，滤波电阻R_F的另一端连接第一滤波电容C_F的一端，第一滤波电容C_F的另一端连接GND；滤波电阻R_F和滤波电容C_F的公共端V_F连接第二native NMOS晶体管M_NA2的栅极，第二native NMOS晶体管M_NA2的漏极连接电源V_DD；第二native NMOS晶体管M_NA2的源极为LDO稳压器第一输出节点V_OUT；

电阻R₁和电阻R₂的公共节点连接第二误差放大器A₂的反相输入端，第二误差放大器A₂的同相输入端连接第二输出节点V_{OUT_P}，第二误差放大器A₂的输出端V_{O_A2}同时连接PMOS晶体管M_P的栅极和第二滤波电容C_P的一端，第二滤波电容C_P的另一端连接PMOS晶体管M_P的漏极，PMOS晶体管M_P的源极连接LDO稳压器第一输出节点V_OUT。

本实用新型的优点：本实用新型提出的基于native NMOS晶体管LDO稳压器的对高频电源抑制的改善已经通过了实际流片测试结果验证，图4给出了本实用新型提出的LDO稳压器与传统LDO稳压器电源抑制（PSR）测试结果比较。图4中，传统LDO稳压器在低频下电源抑制为-50dB左右，当频率超过5KHz后，电源抑制开始下降，频率超过100KHz，电源抑制下降到小于-20dB，频率超过1MHz后，电源抑制达到了+3dB，已经无法对电源上的高频干扰进行抑制。图4中的红色曲线是本实用新型中提出的基于nativeNMOS晶体的LDO稳压器电源抑制，其在低频时与传统LDO稳压电源抑制相当。频率超过10KHz后，本实用新型中提出的LDO稳压器电源抑制随频率变化好于传统LDO稳压器，在200K到100MHz频带内，其电源抑制为-22dB左右，即电源噪声只有不到1/10可以传输到LDO稳压器的输出端。

附图说明

图1是传统LDO稳压器电路图；

图2是传统高电源抑制LDO稳压器电路图；

图3是本实用新型所述一种基于native NMOS晶体管的高电源抑制LDO稳压器的电路图；

图4是本实用新型提出的基于native NMOS晶体管稳压器的两个输出与传统稳压器电源抑制比较结果示意图；图中的曲线1表示传统LDO稳压器电源抑制曲线，曲线2表示提出的LDO稳压器第一输出节点V_OUT的电源抑制曲线，曲线3表示提出的LDO稳压器第二输出节点V_{OUT_P}电源抑制曲线；

图5是传统NMOS晶体管的符号；

图6是传统NMOS晶体管的剖面图；

图7是传统NMOS晶体管的I-V特性曲线图；

图8是native NMOS晶体管符号；

图9是native NMOS晶体管的剖面图；

图10是native NMOS晶体管的I-V特性曲线图。

具体实施方式

具体实施方式一：下面结合图1至图10说明本实施方式，本实施方式所述一种基于native NMOS晶体管的高电源抑制LDO稳压器，它包括第一误差放大器A₁、第二误差放大器A₂、电阻R₁、电阻R₂、电阻R₃、滤波电阻R_F、第一滤波电容C_F、第二滤波电容C_P、第一native NMOS晶体管M_NA1、第二native NMOS晶体管M_NA2和PMOS晶体管M_P；

第一误差放大器A₁的同相输入端连接参考电压V_REF的输出端，第一误差放大器A₁的反相输入端连接反馈节点V_F1，电阻R₂和电阻R₃的公共节点作为反馈节点V_F1；

第一误差放大器A₁的输出端V_{O_A1}连接第一native NMOS晶体管M_NA1的栅极；第一native NMOS晶体管M_NA1的漏极连接电源V_DD，第一native NMOS晶体管M_NA1的源极连接电阻R₁的一端；电阻R₁的另一端连接电阻R₂的一端，电阻R₂的另一端连接电阻R₃的一端，电阻R₃的另一端连接GND；

第一误差放大器A₁的输出端V_{O_A1}还连接滤波电阻R_F的一端，滤波电阻R_F的另一端连接第一滤波电容C_F的一端，第一滤波电容C_F的另一端连接GND；滤波电阻R_F和滤波电容C_F的公共端V_F连接第二native NMOS晶体管M_NA2的栅极，第二native NMOS晶体管M_NA2的漏极连接电源V_DD；第二native NMOS晶体管M_NA2的源极为LDO稳压器输出节点V_OUT；

电阻R₁和电阻R₂的公共节点连接第二误差放大器A₂的反相输入端，第二误差放大器A₂的同相输入端连接第二输出节点V_{OUT_P}，第二误差放大器A₂的输出端V_{O_A2}同时连接PMOS晶体管M_P的栅极和第二滤波电容C_P的一端，第二滤波电容C_P的另一端连接PMOS晶体管M_P的漏极，PMOS晶体管M_P的源极连接LDO稳压器第一输出节点V_OUT。

native MOS实际就是阈值电压接近为零的管子。

图3所示的结构中，其中的一个虚线框中是等效负载电阻R_L；另一个虚线框中是传统LDO稳压器，其包括第二误差放大器A₂、第二滤波电容C_P、和PMOS晶体管M_P；传统LDO稳压器输出端为V_{OUT_P}。

本实施方式中提出高电源抑制LDO稳压器是基于native NMOS晶体管设计实现的，因此native NMOS晶体管是该实用新型实现方式的关键。图5至图7给出了传统NMOS晶体管的电路符号、器件结构剖面图和I-V特性曲线。图8至图10给出了本实用新型用到的native NMOS晶体管的电路符号、器件结构剖面图和I-V特性曲线。从图6传统NMOS晶体管剖面图可以看出，该晶体管制作在掺有P型杂质的衬底上，注入重掺杂的N型杂质形成了晶体管的源、漏区（N+），利用多晶硅形成栅极。传统NMOS晶体管在加工过程中，会在源极和漏极之间的N+区域注入浓度比较低的P型杂质，这可以将该区域内的负电荷吸收。因此传统NMOS晶体在栅源电压V_GS=0时，其源极和漏极之间并不会形成导电沟道。当晶体管的栅极加上正电压时，负电荷会在晶体管的源极和漏极之间聚集，直到栅源电压超过一定的门限电压之后，会在源极和漏极之间形成导电沟道，晶体管内会有电流流过。这个晶体管沟道形成所需要的门限电压就叫做晶体管开启的阈值电压，其值一般为几百毫伏（具体值根据工艺不同而变化）。而图9所示的native NMOS晶体管在加工过程中，其源极和漏极之间不会注入调节阈值电压的轻掺杂P型杂质，因此对于nativeNMOS晶体管来说，当栅源电压为0时，其源极和漏极之间已经存在了导电沟道，此时只要源极和漏极存在电压差，就会有电流流过该晶体管。从图7和图10中可以看出，传统NMOS晶体管和native NMOS晶体管的I-V特性曲线形状相似，区别主要在于传统NMOS晶体管的阈值电压为几百毫伏，而native NMOS晶体管的阈值电压则近似为0。因此，引入native NMOS晶体管后，图3中LDO稳压器的输出电压仍然利用式（5）计算，但是由于native NMOS晶体管的阈值电压近似为0，因此引用native NMOS晶体管后，图3中LDO稳压器的输出电压可以表示为

$V_{\mathrm{OUT}}=V_{\mathrm{DD}}-V_{\mathrm{DROP}}=V_{\mathrm{DD}}-V_{\mathrm{GS}\_M_{\mathrm{NA}2}}\≈V_{\mathrm{DD}}-V_{\mathrm{OV}\_M_{\mathrm{NA}2}}---\left(6\right)$

其中

是图3中第二native NMOS晶体管M_NA2的过驱动电压。公式（6）和（1）可以看出，本实用新型中提出的基于native NMOS晶体管的LDO稳压器的降落电压与传统应用PMOS晶体管作为功率晶体管的结构类似，可以克服图2中传统NMOS晶体管对LDO稳压器对降落电压和功率效率的限制。

本实施方式提出的基于native NMOS晶体管LDO稳压器对电源噪声的抑制能力可以根据小信号分析得到。首先，分析误差放大器A₁，第一native NMOS晶体管M_NA1，电阻R₁和电阻R₂形成的反馈回路，并以电源V_DD作为干扰交流信号的输入端，因此第一native NMOS晶体管M_NA1的栅极和源极位置处对电源干扰噪声的增益可以分别表示为

$V_{O\_A1}=\frac{-V_S\text{\·}{R}_3}{R_1+R_2+R_3}\·\frac{A_{\mathrm{eo}}}{1+\frac{s}{w_e}}---\left(7\right)$

$[g_{m\_\mathrm{NA}1}(V_{O\_A1}-V_S)+\frac{V_{\mathrm{DD}}-V_S}{r_{\mathrm{ds}\_\mathrm{NA}1}}](R_1+R_2+R_3)=V_S---\left(8\right)$

其中A_eo和w_e分别是误差放大器的低频增益和主极点带宽，s=jw是复频率，w是圆频率，g_{m_NA1}和r_{ds_NA1}分别为第一native NMOS晶体管M_NA1的跨导和等效电阻。V_S是第一native NMOS晶体管M_NA1源极电源干扰的幅度。

对式（7）和（8）进行整理，可以计算得到第一native NMOS晶体管M_NA1源端对电源干扰噪声的增益，该增益可以表示为

$\frac{V_S}{V_{\mathrm{DD}}}=\frac{1}{\frac{r_{\mathrm{ds}\_\mathrm{NA}1}}{R_1+R_2+R_3}+\frac{g_{m\_\mathrm{NA}1}\·R_3\·r_{\mathrm{ds}\_\mathrm{NA}1}}{R_1+R_2+R_3}\·\frac{A_{\mathrm{eo}}}{1+\frac{s}{w_e}}+\frac{g_{m\_\mathrm{NA}1}}{r_{\mathrm{ds}\_\mathrm{NA}1}+1}}---\left(9\right)$

对式（9）进行分析和简化，在低频下其对电源噪声的抑制能力可以近似表示为

$\frac{V_S}{V_{\mathrm{DD}}}{|}_{s\→0}\≈\frac{R_1+R_2+R_3}{g_{m\_\mathrm{NA}1}{r}_{\mathrm{ds}\_\mathrm{NA}1}{R}_3{A}_{\mathrm{eo}}}=\frac{1}{A_{\mathrm{eo}}\mathrm{\β}{g}_{m\_\mathrm{NA}1}{r}_{\mathrm{ds}\_\mathrm{NA}1}}---\left(10\right)$

其中是该放大器反馈系数，此时第一native NMOS晶体管M_NA1源极节点对电源干扰噪声的抑制与式（3）中应用PMOS晶体管的LDO稳压器电源抑制相当。将式（10）代入式（7）中可以得到误差放大器A₁的输出端在低频下的电源抑制：

$V_{O\_A1}{|}_{s\→0}=\frac{1}{g_{m\_\mathrm{NA}1}\·r_{\mathrm{ds}\_\mathrm{NA}1}}---\left(11\right)$

误差放大器A₁的输出电压V_{O_A1}经过由滤波电阻R_F和滤波电容C_F组成的低通滤波器后，驱动第二native NMOS晶体管M_NA2的栅极，即第二native NMOS晶体管M_NA2栅极对电源干扰噪声的电源抑制可以表示为

$V_{G\_\mathrm{NA}2}=V_{O\_A1}{|}_{s\→0}\·\frac{1}{1+\frac{s}{w_{\mathrm{RC}}}}---\left(12\right)$

其中，w_RC是滤波电阻和滤波电容的极点频率，对于第二native NMOS晶体管M_NA2进行小信号分析可以得到

$g_{m\_\mathrm{NA}2}(V_{G\_\mathrm{NA}2}-V_{\mathrm{OUT}})+\frac{V_{\mathrm{DD}}-V_{\mathrm{OUT}}}{r_{\mathrm{ds}\_\mathrm{NA}2}}\·R_L=V_{\mathrm{OUT}}---\left(13\right)$

式（13）中的g_{m_NA2}和r_{ds_NA2}分别为第二native NMOS晶体管M_NA2的跨导和等效电阻，R_L为等效负载电阻。

将式（13）进行整理得到

$\frac{V_{\mathrm{OUT}}}{V_{\mathrm{DD}}}=\frac{1}{\frac{R_L}{r_{\mathrm{ds}\_\mathrm{NA}2}}+1+g_{m\_\mathrm{NA}2}\·r_{\mathrm{ds}\_\mathrm{NA}2}+g_{m2\_\mathrm{NA}2}\·r_{\mathrm{ds}\_\mathrm{NA}2}\·\frac{A_{\mathrm{eo}}{R}_3}{(R_1+R_2+R_3)(1+\frac{s}{w_e})(1+\frac{s}{w_{\mathrm{RC}}})}}---\left(14\right)$

在低频时，该LDO稳压器输出节点电源抑制可以表示为

$\frac{V_{\mathrm{OUT}}}{V_{\mathrm{DD}}}{|}_{s\→0}\≈\frac{R_1+R_2+R_3}{g_{m\_\mathrm{NA}2}{r}_{\mathrm{ds}\_\mathrm{NA}2}{R}_3{A}_{\mathrm{eo}}}=\frac{1}{A_{\mathrm{eo}}\mathrm{\β}{g}_{m\_\mathrm{NA}2}{r}_{\mathrm{ds}\_\mathrm{NA}2}}---\left(15\right)$

其大小与式（3）中应用PMOS晶体管的LDO稳压器电源抑制相当。在高频时，该LDO稳压器的电源抑制可以近似为

$\frac{V_{\mathrm{OUT}}}{V_{\mathrm{DD}}}{|}_{s\→\∞}=\frac{1}{g_{m\_\mathrm{NA}2}\·r_{\mathrm{ds}\_\mathrm{NA}2}}---\left(16\right)$

在本实施方式中，

约为-22dB左右，即该基于native NMOS晶体管的LDO稳压器在高频下，最差电源抑制也有-22dB，这与图4中给出的本实用新型提出的基于native NMOS晶体管LDO稳压器第一输出节点V_OUT电源抑制测试结果高频段完全吻合，证明了该电路对LDO稳压器高频电源抑制的改善。

本实用新型在上述基于native NMOS晶体管的LDO稳压器的第一输出节点V_OUT上又级联了一个传统的LDO稳压器，进一步提高了其第二输出节点V_{OUT_P}的电源抑制，这一电源抑制结果可以从图4中的曲线3看出，曲线3较第一输出节点V_OUT的电源抑制在低频段和高频段都有明显改善。图5至图7给出了传统NMOS晶体管的电路符号、器件结构剖面图和I-V特性曲线。

图8至图10给出了本实用新型用到的native NMOS晶体管的电路符号、器件结构剖面图和I-V特性曲线。

从图5至图10中可以看出，在普通NMOS晶体管加工时，会在其栅极的下面注入一层调整阈值电压的杂质，因此其晶体管的阈值电压一般会达到几百mV，而本实用新型中用到的native NMOS晶体管在制作的过程中，不需要在栅极的下面注入调整阈值电压的杂质，因此该晶体管加工过程不需要增加新的层次，不会增加加工过程的制版成本。由于native NMOS晶体管的栅极没有注入杂质，因此其阈值电压很低，一般是在0V左右，可以实现自然导通。

Claims (1)

1.一种基于native NMOS晶体管的高电源抑制LDO稳压器，其特征在于，它包括第一误差放大器A₁、第二误差放大器A₂、电阻R₁、电阻R₂、电阻R₃、滤波电阻R_F、第一滤波电容C_F、第二滤波电容C_P、第一native NMOS晶体管M_NA1、第二native NMOS晶体管M_NA2和PMOS晶体管M_P；

第一误差放大器A₁的同相输入端连接参考电压V_REF的输出端，第一误差放大器A₁的反相输入端连接反馈节点V_F1，电阻R₂和电阻R₃的公共节点作为反馈节点V_F1；

第一误差放大器A₁的输出端V_{O_A1}连接第一native NMOS晶体管M_NA1的栅极；第一native NMOS晶体管M_NA1的漏极连接电源V_DD，第一native NMOS晶体管M_NA1的源极连接电阻R₁的一端；电阻R₁的另一端连接电阻R₂的一端，电阻R₂的另一端连接电阻R₃的一端，电阻R₃的另一端连接GND；

第一误差放大器A₁的输出端V_{O_A1}还连接滤波电阻R_F的一端，滤波电阻R_F的另一端连接第一滤波电容C_F的一端，第一滤波电容C_F的另一端连接GND；滤波电阻R_F和滤波电容C_F的公共端V_F连接第二native NMOS晶体管M_NA2的栅极，第二native NMOS晶体管M_NA2的漏极连接电源V_DD；第二native NMOS晶体管M_NA2的源极为LDO稳压器第一输出节点V_OUT；

电阻R₁和电阻R₂的公共节点连接第二误差放大器A₂的反相输入端，第二误差放大器A₂的同相输入端连接第二输出节点V_{OUT_P}，第二误差放大器A₂的输出端V_{O_A2}同时连接PMOS晶体管M_P的栅极和第二滤波电容C_P的一端，第二滤波电容C_P的另一端连接PMOS晶体管M_P的漏极，PMOS晶体管M_P的源极连接LDO稳压器第一输出节点V_OUT。

Images