CN203301492U

CN203301492U - 一种光信号脉冲编码调制电路

Info

Publication number: CN203301492U
Application number: CN2013202269884U
Authority: CN
Inventors: 邓颖媚
Original assignee: GUANGZHOU ZHANWEI COMMUNICATION TECHNOLOGY Co Ltd
Current assignee: GUANGZHOU ZHANWEI COMMUNICATION TECHNOLOGY Co Ltd
Priority date: 2013-04-28
Filing date: 2013-04-28
Publication date: 2013-11-20
Anticipated expiration: 2023-04-28

Abstract

本实用新型公开了一种光信号脉冲编码调制电路，包括用于接入光信号并将所述光信号转换为电信号的光电检测器；所述光电检测器的输出端正负极与预处理电路的输入端正负极对应连接；所述预处理电路的输出端正负极与解码电路的输入端正负极对应连接；所述预处理电路的使能输出端与所述解码电路的使能输入端连接；所述解码电路的数据输入端、控制时钟端和片选端，分别与主控电路连接。本实用新型提供的光信号脉冲编码调制电路，提高了对光信号的脉冲编码调制的灵活性和效率。

Description

一种光信号脉冲编码调制电路

技术领域

本实用新型涉及电子技术领域，尤其涉及一种光信号脉冲编码调制电路。

背景技术

光口是光纤接口的简称，是指用来连接光纤线缆的物理接口，广泛存在于光通信网络中。光通信就是以光波为载波的通信；光纤传输，即以光纤为介质进行的数据信号传输。光纤传输速率快、干扰小、距离远，单根光纤的数据传输速率可达每秒1024兆位以上，适用于大容量、长距离的光纤通信。

目前，随着宽带城域网正成为信息化建设的热点，全光网络通信是未来光纤通信与光波技术发展的必然趋势。

同步数字体系（Synchronous Digital Hierarchy，SDH）是一种将复接、线路传输及交换功能融为一体、并由统一网管系统操作的综合信息传送网络，是美国贝尔通信技术研究所提出来的同步光网络。在各种宽带光纤接入网技术中，采用了SDH技术的接入网系统是应用最为普遍的。

SDH传输业务信号时各种业务信号要进入SDH帧时，都要经过映射、定位和复用三个步骤。SDH采用的信息结构等级称为同步传送模块（Synchronous Transport），简称STM-N（N=1，4，16，64），最基本的模块为STM-1，四个STM-1同步复用构成STM-4，如此类推。SDH帧结构中的净负荷区用于存放真正用于信息业务的比特和少量的用于通道维护管理的通道开销字节。在光纤通信的光信号接收端，需要提取出SDH帧结构中的净负荷，以完成信息业务的传输。

目前，现有技术在接入光口传送进来的光信号时，通常先将光信号转换为电信号，然后将电信号进行放大后送入解码电路进行脉冲编码调制，以形成一定标准的时分复用数据码流，但转换得到的电信号是否满足解码电路的处理要求得不到保证，因而在解码过程中常常出现错误信息，且光电转换电路与解码电路、主控电路之间缺乏一定的信息交互或关联，整个调制电路和信号调制过程灵活性差、解码准确率和效率低。

发明内容

本实用新型所要解决的技术问题是，提供一种光信号脉冲编码调制电路，实现对通信网络光信号进行转换和脉冲编码调制，采集得到时分复用数据码流，提高调制过程的灵活性、准确率和效率。

为解决以上技术问题，本实用新型提供一种光信号脉冲编码调制电路，包括：

用于接入光信号并将所述光信号转换为电信号的光电检测器；

所述光电检测器的输出端正负极与用于对所述电信号进行整形的预处理电路的输入端正负极对应连接；

所述预处理电路的输出端正负极与用于对整形后的电信号进行脉冲编码调制的解码电路的输入端正负极对应连接；所述预处理电路的使能输出端与所述解码电路的使能输入端连接；

所述解码电路的同步时钟输入端与时钟电路的第一时钟输出端连接；所述解码电路的参考时钟输入端与所述时钟电路的第二时钟输出端连接；

所述解码电路的数据输入端、控制时钟端和片选端，分别与用于控制所述解码电路的工作状态和控制所述解码电路输出时分复用数据码流的主控电路连接。

进一步地，所述预处理电路包括依次连接的前置放大器、滤波器和限幅放大器；

所述前置放大器的输入端正负极对应为所述预处理电路的输入端正负极；所述限幅放大器的输出端正负极对应为所述预处理电路的输出端正负极；所述限幅放大器的使能输出端为所述预处理电路的使能输出端。

优选地，所述解码电路为现场可编程门阵列芯片。

再进一步地，在所述的光信号脉冲编码调制电路中，所述预处理电路的输出端正负极通过阻抗匹配电路，与所述解码电路的输入端正负极对应连接；

所述阻抗匹配电路包括第三电容器、第四电容器和第五电阻器；

所述第三电容器的一端与所述预处理电路的输出端正极连接，另一端与所述解码电路的输入端正极连接；

所述第四电容器的一端与所述预处理电路的输出端负极连接，另一端与所述解码电路的输入端负极连接；

所述第五电阻器的一端与所述解码电路的输入端正极连接，另一端与所述解码电路的输入端负极连接。

本实用新型提供的光信号脉冲编码调制电路，通过设置预处理电路对光电检测器转换得到的电信号进行整形，并通过预处理电路与解码电路的使能信号的传递，提高对通信网络光信号进行转换和脉冲编码调制的灵活性；同时，解码电路接受主控电路的控制，可通过设置主控电路的参数来达到控制解码电路的工作状态的目的；且解码电路可进一步采用灵活的现场可编程门阵列芯片进行实现，提高调制过程的灵活性、准确率和效率。

附图说明

图1是本实用新型提供的一种光信号脉冲编码调制电路的第一实施例的结构示意图；

图2是本实用新型提供的一种光信号脉冲编码调制电路的第二实施例的结构示意图；

图3是本实用新型提供的一种光信号脉冲编码调制电路的第三实施例的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。

参见图1，是本实用新型提供的一种光信号脉冲编码调制电路的第一实施例的结构示意图。

在本实施例中，所述的光信号脉冲编码调制电路，包括：

用于接入光信号并将所述光信号转换为电信号的光电检测器101。

所述光电检测器101的输出端正负极（正极O+、负极O-）与用于对所述电信号进行整形的预处理电路102的输入端正负极（正极I+、负极I-）对应连接。

在本实施例中，作为优选的实施方式，所述光电检测器101为光电二极管。

所述预处理电路102的输出端正负极（正极RX+、负极RX-）与用于对整形后的电信号进行脉冲编码调制的解码电路103的输入端正负极（正极TX+、负极TX-）对应连接。

所述预处理电路102的使能输出端E与所述解码电路103的使能输入端E’连接。具体地，预处理电路102的使能输出端E的作用是，当预处理电路102检测到光电检测器101有光信号接入时，预处理电路102通过使能输出端E向解码电路103的使能输入端E’发送一个使能信号（通常为高电平“1”）；解码电路103接收到该使能信号后，调整工作状态，启动解码准备。

所述解码电路103的同步时钟输入端Sy与时钟电路104的第一时钟输出端Sy’连接；所述解码电路103的参考时钟输入端Clock与所述时钟电路104的第二时钟输出端Clock’连接。在本实施例中，时钟电路104在具体实施时，可采用一个集成时钟电路芯片进行实现。

所述解码电路103的数据输入端DA、控制时钟端CL和片选端CS，分别与用于控制所述解码电路103的工作状态和控制所述解码电路103输出时分复用数据码流的主控电路105连接。

解码电路102的作用主要在于，对预处理电路102接入的电信号进行解码处理，获得符合一定标准的脉冲编码调制（Pulse-Code Modulation，简称PCM）方式的时分复用数据帧。具体地，所述时分复用数据帧为E1标准的数据帧或T1标准的数据帧，其包含有信令数据和其它有效数据。

其中，欧洲的脉冲编码调制的一次群简称E1标准，其速率是2.048Mb/s（兆比特每秒）。E1标准的数据帧是指E1的一个时分复用帧（其长度T=125微秒），共划分为32个相等的时隙，时隙的编号为TS0~TS31。其中时隙TS0用作帧同步标识，时隙TS16用来传送信令数据，剩下TS1~ TS15和TS17~ TS31 共30个时隙用作30个话路。每个时隙传送8bit（比特），因此一个E1数据帧共有256bit。每秒传送8000个帧，因此E1标准的数据率就是 2.048Mb/s。

T1标准是在北美使用的脉冲编码调制方式。T1标准的数据帧共有24个时隙。其中每个时隙用7bit编码，然后再加上1bit信令码元，因此一个时隙占用8bit。帧同步码是在24个时隙的编码之后加上1bit，这样每帧共有193bit。因此，T1标准的数据帧包括23个B信道和一个D信道。其中B信道也被称为载体信道，在综合业务数字网中用于传输语音或数据信息；D信道在综合业务数字网的基本速率接口中向用户提供的速率为16kb/s，在基群速率接口中向用户提供的速率为64kb/s，D信道主要用于传递信令数据。

目前，我国各个应用场合采用的大多是欧洲的E1标准。T1标准通常用于需要在远程站点间进高带宽高速率传输的大型组织，其具有高质量的通话和数据传送界面。

特别地，在光纤通信领域中，当接入网采用SDH传输网时，解码电路103的主要作用是根据SDH协议所定义的帧结构对电信号进行处理，对四种不同速率的码流STM-N（N=1，4，16，64）进行解码。其主要处理过程包括：线路接口处理、段开销处理、通道开销处理、SDH成帧处理、指针处理，提取出SDH帧结构中的净负荷区的有效数据，最终输出E1或T1数据帧。

在本实施例中，所述的光信号脉冲编码调制电路可对光电检测器101接入的光信号进行处理，将所获得的数据帧输送至后台数据分析系统，以获得信令数据或其它有效数据。

具体地，所述解码电路103通过串行外围设备接口控制总线，与主控电路105连接。

串行外围设备接口（Serial Peripheral Interface）控制总线，简称SPI控制总线。SPI是一种高速、全双工、同步的通信总线，作为一种同步串行外设接口，它可以使微处理器（Micro Control Unit，简称MCU）与各种外围设备以串行方式进行通信以交换信息。SPI以主从方式工作，通常有一个主设备和一个或多个从设备，需要数据输入、数据输出、时钟和片选4根线，或者在单向传输时需要数据、时钟和片选3根线。

在本实施例中，主控电路105作为主设备，解码电路103作为从设备，在数据信号执行单向传输时，主控电路105设有数据输出端DA’、控制时钟端CL’和片选端CS’，其分别与解码电路103的数据输入端DA、控制时钟端CL和片选端CS对应连接。

参看图2，是本实用新型提供的一种光信号脉冲编码调制电路的第二实施例的结构示意图。

在本实施例中，进一步地，所述的光信号脉冲编码调制电路中的所述预处理电路102包括依次连接的前置放大器201、滤波器202和限幅放大器203；其中，所述前置放大器201的输入端正负极对应为所述预处理电路102的输入端正负极（正极I+、负极I-）；所述限幅放大器203的输出端正负极对应为所述预处理电路102的输出端正负极（正极RX+、负极RX-）；所述限幅放大器203的使能输出端E为所述预处理电路102的使能输出端。

具体地，前置放大器201用于对所述电信号进行耦合放大；滤波器202用于对耦合放大后的电信号进行滤波，去除干扰信号，可采用电容器进行实现；限幅放大器203可采用多个三极管和电阻器等连接形成的限幅电路进行实现，其主要作用是对电信号进行整形，如削去输出波形顶部或底部的干扰信号，对幅值较小的电信号进行适当放大。

进一步地，在本实施例中，所述限幅放大器203的使能输出端E还与第一电阻器R1的一端连接；所述第一电阻器R1的另一端连接高电平。具体地，第一电阻器R1所连接的高电平至少为3.3伏。

作为优选的实施方式，在本实施例中，所述预处理电路102还包括信号监控器204。

所述信号监控器204的状态输出端M0与所述主控电路105的状态检测端Pr’连接；所述主控电路105通过内部集成电路总线，与所述信号监控器204的串行时钟端M1和串行数据端M2连接。

内部集成电路总线（Inter-Integrated Circuit）简称I²C总线，是用于连接微控制器及其外围设备的两线式串行总线。I²C总线是微电子通信控制领域广泛采用的一种总线标准，具有接口线少，控制方式简单，器件封装形式小，通信速率较高等优点。I²C只要求两条总线线路：一条串行数据线，一条串行时钟线，即可实现主从设备的数据传输。

在本实施例中，为了提高信号监控器204与主控电路105的驱动电压，可选地，信号监控器204的状态输出端M0、串行时钟端M1和串行数据端M2分别连接有电阻器。具体地，所述的光信号脉冲编码调制电路，还包括第二电阻器R2、第三电阻器R3和第四电阻器R4。

所述第二电阻器R2的一端与所述信号监控器204的状态输出端M0连接，另一端连接高电平；所述第三电阻器R3的一端与所述信号监控器204的串行时钟端M1连接，另一端连接高电平；所述第四电阻器R4的一端与所述信号监控器204的串行数据端M2连接，另一端连接高电平。

在一种可实现方式中，所述主控电路105包括微处理器206和晶体振荡电路207。

所述微处理器206通过串行外围设备接口控制总线，与所述解码电路的数据输入端DA、控制时钟端CL和片选端CS连接。

所述晶体振荡电路206包括晶体振荡器Y1、第一电容器C1和第二电容器C2。

所述晶体振荡器Y1的两端与所述微处理器206的时钟输入端连接。

所述晶体振荡器Y1的一端与所述第一电容器C1的一端连接，所述第一电容器C1的另一端接地。

所述晶体振荡器Y1的另一端与所述第二电容器C2的一端连接，所述第二电容器C2的另一端接地。其中，所述晶体振荡器Y1的两端与所述微处理器105的时钟输入端连接。所述晶体振荡器Y1的一端与所述第二电容器C2的一端连接，所述第二电容器C2的另一端接地。所述晶体振荡器Y1的另一端与所述第三电容器C3的一端连接，所述第三电容器C3的另一端接地。

在本实施例中，晶体振荡器Y1作为一种高精度和高稳定度的振荡器，在通信系统中用作频率发生器，为微处理器产生时钟信号和提供基准信号。第二电容器C2和第三电容器C3是晶体振荡器Y1的负载电容，分别接在晶体振荡器Y1的两个脚上和连接地线，影响到晶体振荡器Y1的谐振频率和输出幅度，其电容值一般在几十皮法（pF）。具体实施时，第二电容器C2和第三电容器C3的取值均可为22pF。

优选地，具体实施时，所述解码电路103为现场可编程门阵列芯片205。限幅放大器203输出端正负极（正极RX+，负极RX-）分别与现场可编程门阵列芯片107的输入端正极TX+、输入端负极TX-对应连接。

现场可编程门阵列（Field-Programmable Gate Array，简称FPGA），是可编程阵列逻辑（Programmable Array Logic，简称PAL），通用阵列逻辑（Generic Array Logic，简称GAL），复杂可编程逻辑器件（Complex Programmable Logic Device，简称CPLD）等可编程器件的基础上进一步发展的产物。FPGA是作为专用集成电路（Application Specific Integrated Circuit，简称ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。在本实施例中，具体实施时，现场可编程门阵列芯片205可采用型号为EP4CE40的FPGA芯片进行实现。

FPGA的工作原理是：利用小型查找表来实现组合逻辑，每个查找表连接到一个触发器的输入端，触发器再来驱动其它逻辑电路或驱动输入输出模块，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到输入输出模块。

参看图3，是本实用新型提供的一种光信号脉冲编码调制电路的第三实施例的结构示意图。

在本实施例中，进一步地，所述的光信号脉冲编码调制电路中的所述预处理电路102的输出端正负极（正极RX+，负极RX-）通过阻抗匹配电路208，与所述解码电路103的输入端正负极对应连接。具体地，在本实施例中，在第二实施例的基础上，设计有阻抗匹配电路208和对预处理电路102进行供电的供电电路209。

其中，所述阻抗匹配电路208包括第三电容器C3、第四电容器C4和第五电阻器R5。

所述第三电容器C3的一端与所述预处理电路102的输出端正极RX+连接，另一端与所述解码电路103的输入端正极TX+连接。

所述第四电容器C4的一端与所述预处理电路的输出端负极RX-连接，另一端与所述解码电路103的输入端负极TX-连接。

所述第五电阻器R5的一端与所述解码电路103的输入端正极TX+连接，另一端与所述解码电路103的输入端负极TX-连接。

进一步地，在本实施例中，还包括对所述预处理电路102进行供电的供电电路209。具体地，供电电路209包括电感L1、第五电容器C5、第六电容器C6、第七电容器C7和第八电容器C8，且第五电容器C5和第七电容器C7为有极性的电解电容。在供电电路209中，第五电容器C5的负极与第六电容器C6的一端连接后接地；第五电容器C5的正极与3.3伏的高电平和电感L1的第一端连接；第六电容器C6的另一端与电感L1的第一端连接；电感L1的第二端连接第七电容器C7的正极和第八电容器C8的一端后，接入预处理电路102的供电输入端VCCR，预处理电路102的供电接地端VEER接地；第七电容器C7的负极和第八电容器C8的另一端连接后接地。特别地，所述电感L1的取值为1.2微亨（μH）。

在本实用新型实施例所提供的光信号脉冲编码调制电路中，通过设置预处理电路对光电检测器转换得到的电信号进行整形，对光信号中所携带的数据信息进行恢复，并通过预处理电路与解码电路的使能信号的传递，提高对通信网络光信号进行转换和脉冲编码调制的灵活性；同时，解码电路接受主控电路的控制，可通过设置主控电路的参数来达到控制解码电路的工作状态的目的；且解码电路可进一步采用灵活的现场可编程门阵列芯片进行实现。本实用新型所提供的光信号脉冲编码调制电路提高了调制过程的灵活性、准确率和效率，符合光通信技术发展的需求。

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

Claims

1.一种光信号脉冲编码调制电路，其特征在于，包括：

2.如权利要求1所述的光信号脉冲编码调制电路，其特征在于，所述预处理电路包括依次连接的前置放大器、滤波器和限幅放大器；

3.如权利要求2所述的光信号脉冲编码调制电路，其特征在于，所述限幅放大器的使能输出端还与第一电阻器的一端连接；所述第一电阻器的另一端连接高电平。

4.如权利要求3所述的光信号脉冲编码调制电路，其特征在于，所述预处理电路还包括信号监控器；

所述信号监控器的状态输出端与所述主控电路的状态检测端连接；所述主控电路通过内部集成电路总线，与所述信号监控器的串行时钟端和串行数据端连接。

5.如权利要求4所述的光信号脉冲编码调制电路，其特征在于，还包括第二电阻器、第三电阻器和第四电阻器；

所述第二电阻器的一端与所述信号监控器的状态输出端连接，另一端连接高电平；所述第三电阻器的一端与所述信号监控器的串行时钟端连接，另一端连接高电平；所述第四电阻器的一端与所述信号监控器的串行数据端连接，另一端连接高电平。

6.如权利要求5所述的光信号脉冲编码调制电路，其特征在于，所述主控电路包括微处理器和晶体振荡电路；

所述微处理器通过串行外围设备接口控制总线，与所述解码电路的数据输入端、控制时钟端和片选端连接；

所述晶体振荡电路包括晶体振荡器、第一电容器和第二电容器；

所述晶体振荡器的两端与所述微处理器的时钟输入端连接；

所述晶体振荡器的一端与所述第一电容器的一端连接，所述第一电容器的另一端接地；

所述晶体振荡器的另一端与所述第二电容器的一端连接，所述第二电容器的另一端接地。

7.如权利要求6所述的光信号脉冲编码调制电路，其特征在于，所述解码电路为现场可编程门阵列芯片。

8.如权利要求1~7任一项所述的光信号脉冲编码调制电路，其特征在于，所述预处理电路的输出端正负极通过阻抗匹配电路，与所述解码电路的输入端正负极对应连接；

9.如权利要求8所述的光信号脉冲编码调制电路，其特征在于，所述光电检测器为光电二极管。

10.如权利要求9所述的光信号脉冲编码调制电路，其特征在于，还包括对所述预处理电路进行供电的供电电路。