CN203242000U - 一种基于fpga技术的usb硬件加密系统 - Google Patents

Abstract

本实用新型公开了一种基于FPGA技术的USB硬件加密系统，包括FPGA电路、系统时钟模块、系统复位按键以及PC机，FPGA电路包括主控单元、USB驱动模块、密匙产生电路、JTAG接口模块以及RAM模块，主控单元分别与USB驱动模块、JTAG接口模块以及RAM模块实现双向通信，密匙产生电路与所述主控单元相连；PC机与JTAG接口模块实现双向通信；系统时钟模块分别与主控单元、RAM模块以及USB驱动模块提供相连；系统复位按键与所述主控单元相连。本实用新型具有以下的有益效果：加密简单，便于携带；可以根据数据安全等级，选择不同的加密算法；同时采用状态机和流水线技术，提高了数据加密的速度；最后采用FPGA设计，可以随时优化和调试相应的模块，有很强的灵活性。

Description

一种基于FPGA技术的USB硬件加密系统

技术领域

本实用新型涉及USB硬件加密技术，更具体地说，是涉及一种基于FPGA技术的USB硬件加密系统。

背景技术

USB存储介质以其方便快捷、大容量、便于携带等特点得到广泛使用，这也导致客观上存在USB存储介质中数据丢失泄露的风险。尤其在工业，航空和通讯领域中，一旦信息泄露或者被破解，都会给国家和人民带来不可估量的损失。由此，加密技术是应对这种风险的最基本、最核心的技术措施和理论基础。

对数据可以进行软件加密也可以进行硬件加密。软件加密是通过产品内置的加密软件实现对存储设备的加密功能。硬件加密与软件加密相比,软件的宿主机不便于携带,而USB设备体积小，便携；硬件加密还具有加密简单，加密强等优点。

软件加密的方法完全可以满足个人使用的要求，但是如果用于军队、金融机构等高安全性、大数据量的情况下，软件加密的缺点就暴露出来：软件加密要占用较多主机资源、程序的运行容易被跟踪、密钥口令不易管理、病毒软件特别是木马程序后门程序带来威胁，等等。因此，现在国内外都有一些专用的加解密芯片专门用于安全敏感环境。

实用新型内容

针对现有技术中存在的软件加密本身可靠性差以及加密系统过于复杂的缺陷，本实用新型的目的提出了一种基于FPGA技术的USB硬件加密系统，该系统不仅具有高可靠性，安全性，高速性，还具有加密简单，便携性的特点。

为达到上述目的，本实用新型采用如下的技术方案：

一种基于FPGA技术的USB硬件加密系统，包括FPGA电路、系统时钟模块、系统复位按键以及PC机，所述FPGA电路包括主控单元、USB驱动模块、密匙产生电路、JTAG接口模块以及RAM模块，所述主控单元分别与USB驱动模块、JTAG接口模块以及RAM模块实现双向通信，所述密匙产生电路与所述主控单元相连；所述PC机与所述JTAG接口模块实现双向通信；

所述系统时钟模块分别与所述主控单元、RAM模块以及USB驱动模块提供相连；

所述系统复位按键与所述主控单元相连。

所述密匙产生电路包括第一电阻、第二电阻、二极管、电容、NPN型三极管以及A/D转换芯片，所述NPN型三极管的c极以及e极分别与所述A/D转换芯片相连；所述NPN型三极管的c极还依次通过第一电阻以及第二电阻与工作电压相连；

所述二极管的正极与所述NPN型三极管的b极相连，二极管的负极与所述第一电阻以及第二电阻的连接处相连；

所述电容的负极与所述NPN型三极管的b极相连，电容的正极与所述第一电阻以及第二电阻的连接处相连。

与现有技术相比，采用本实用新型的一种基于FPGA技术的USB硬件加密系统具有以下的有益效果：加密简单，便于携带；可以根据数据安全等级，选择不同的加密算法；同时采用状态机和流水线技术，提高了数据加密的速度；最后采用FPGA设计，可以随时优化和调试相应的模块，有很强的灵活性。

附图说明

图1为本实用新型的一种基于FPGA技术的USB硬件加密系统的原理示意图；

图2为图1中的密匙产生电路的电路图。

具体实施方式

下面结合附图和实施例进一步说明本实用新型的技术方案。

请参阅图1所示的一种基于FPGA技术的USB硬件加密系统，包括FPGA电路、系统时钟模块、系统复位按键以及PC机，所述FPGA电路包括主控单元、USB驱动模块、密匙产生电路、JTAG接口模块以及RAM模块，所述主控单元分别与USB驱动模块、JTAG接口模块以及RAM模块实现双向通信，所述密匙产生电路与所述主控单元相连；所述PC机与所述JTAG接口模块实现双向通信；

所述系统时钟模块分别与所述主控单元、RAM模块以及USB驱动模块提供相连；

所述系统复位按键与所述主控单元相连。

主控单元的主要完成以下3个主要功能：

1）用于实现加密过程中的时序控制,包括对加密数据的输入和读取控制、加密算法的模式选择和公钥随机数的输入等。采用状态机和流水线的思想来实现；

2）用于实现各种加密算法,包括DES、3DES、AES算法等；

3）与USB驱动模块实现各种数据的交换。

RAM模块主要功能：主要用于暂存待加密的数据和已加密的数据。

USB驱动模块主要功能：主要用于连接USB设备，传输数据，以及和主控单元的配置信息的交换。

JTAG接口模块：通过JTAG接口模块，把程序代码由上位机（PC机）下载到FPGA电路中，同时可以把加密好数据传送给PC机，用于检验和仿真加密算法。

系统时钟模块：系统时钟给RAM模块、主控单元以及USB驱动模块提供时钟。

系统复位按键：给主控单元作为整个系统复位。

再请参见图2所示，其中，密匙产生电路包括第一电阻R1、第二电阻R2、二极管D1、电容C1、NPN型三极管Q1以及A/D转换芯片，A/D转换芯片采用的型号为MAX152，所述NPN型三极管的c极以及e极分别与所述A/D转换芯片相连；所述NPN型三极管的c极还依次通过第一电阻以及第二电阻与工作电压VCC相连；

所述二极管的正极与所述NPN型三极管的b极相连，二极管的负极与所述第一电阻以及第二电阻的连接处相连；

所述电容的负极与所述NPN型三极管的b极相连，电容的正极与所述第一电阻以及第二电阻的连接处相连。

首先，工作电压VCC通过第二电阻R2给电容C1充电，达到一定电压值后。对于二极管D1，当反向电压增大到一定数值时，反向电流突然增加,就是反向电击穿。从而可以产生高频振荡的晶体管。原理(利用雪崩击穿对晶体注入载流子，因载流子渡越晶片需要一定的时间，所以其电流滞后于电压，出现延迟时间，若适当地控制渡越时间，那么，在电流和电压关系上就会出现负阻效应，从而产生高频振荡).三极管起到放大电流的作用,信号分别从NPN型三极管的集电极和发射极输出。通过型号为MAX152的A/D芯片,转换为8位数据输出。

本实用新型的运行过程如下：

PC机作为编程载体，通过JTAG接口模块下载代码到FPGA电路，FPGA电路得到相应的配置信息以及代码信息。

USB驱动模块检测到有USB设备读入，主控单元知道USB设备连接后，USB驱动模块和FPGA电路建立数据通道。USB驱动模块检测USB设备的速度，同时FPGA电路获取USB设备的最大数据包的长度。FPGA电路给设备发送新的地址，FPGA电路给这个地址发送设备描述命令，以获取该设备描述符的全部字段。同时向设备循环发送设备配置命令，要求USB设备回答，以读取全部配置信息。根据设备描述和设备配置的应答，主控单元提供USB的驱动加载程序。驱动加载完毕后，信息配置成功，开始传输数据。主控单元通过数据包的大小，来判断数据的复杂程度，选择不同的加密算法。密钥产生电路，产生8位随机数，控制单元根据加密算法需要的密钥长度，来嫁接不同位的密钥（56，128,192,256位）。

对于数据量较小的USB设备，FPGA电路直接通过USB驱动模块传送给USB设备。对于数据量较大的USB设备，主控单元控制数据的传输，在RAM模块中暂放待加密的数据，同时把加密好的数据暂存在RAM模块中，然后再按照时序给USB设备发送数据。同时，如果需要检测和分析加密的数据，还可以传送给上位机（PC机）。

本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本实用新型的目的，而并非用作对本实用新型的限定，只要在本实用新型的实质范围内，对以上所述实施例的变化、变型都将落在本实用新型的权利要求的范围内。

Claims (2)

1.一种基于FPGA技术的USB硬件加密系统，其特征在于：

包括FPGA电路、系统时钟模块、系统复位按键以及PC机，所述FPGA电路包括主控单元、USB驱动模块、密匙产生电路、JTAG接口模块以及RAM模块，所述主控单元分别与USB驱动模块、JTAG接口模块以及RAM模块实现双向通信，所述密匙产生电路与所述主控单元相连；所述PC机与所述JTAG接口模块实现双向通信；

所述系统时钟模块分别与所述主控单元、RAM模块以及USB驱动模块提供相连；

所述系统复位按键与所述主控单元相连。

2.根据权利要求1所述的基于FPGA技术的USB硬件加密系统，其特征在于：

所述密匙产生电路包括第一电阻、第二电阻、二极管、电容、NPN型三极管以及A/D转换芯片，所述NPN型三极管的c极以及e极分别与所述A/D转换芯片相连；所述NPN型三极管的c极还依次通过第一电阻以及第二电阻与工作电压相连；

所述二极管的正极与所述NPN型三极管的b极相连，二极管的负极与所述第一电阻以及第二电阻的连接处相连；

所述电容的负极与所述NPN型三极管的b极相连，电容的正极与所述第一电阻以及第二电阻的连接处相连。

Images