CN203217417U - 计算机时钟电路 - Google Patents
计算机时钟电路 Download PDFInfo
- Publication number
- CN203217417U CN203217417U CN 201320125909 CN201320125909U CN203217417U CN 203217417 U CN203217417 U CN 203217417U CN 201320125909 CN201320125909 CN 201320125909 CN 201320125909 U CN201320125909 U CN 201320125909U CN 203217417 U CN203217417 U CN 203217417U
- Authority
- CN
- China
- Prior art keywords
- circuit
- phase
- locked loop
- computer
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本实用新型公开了一种计算机时钟电路，包括一第一锁相环电路、一第二锁相环电路、一第一分频器、一第二分频器及一时钟寄存器，所述第一、第二锁相环电路用于接收一外部时钟信号，并分别输出一与所述外部时钟信号相位一致的第一、第二脉冲信号，所述第一、第二分频器分别对所述第一、第二脉冲信号进行分频。还包括一延迟模块，其由一RC延迟电路和两个史密特反相器组成，其中，RC延迟电路串联于两史密特反相器之间。本实用新型的优点是：没有开机按钮，节约相关制造成本，降低了设计的复杂性；同时，没有辅助电源，节电，增加计算机局部电路使用寿命，不易发生火灾等事故隐患。
Description
技术领域
本实用新型涉及一种计算机电路，尤其涉及的是一种时钟电路，更具体涉及的是具有时钟电路和电源电路的组合电路。
背景技术
计算机主板上的时钟电路提供给中央处理器、芯片组、各种总线及各个接口部分基本的工作频率，因此电脑才能够协调地完成各项工作。然而，在测试计算机性能时，经常发现当在某种主板上使用某种品牌或型号的显卡时，显卡不能显示图像的问题，例如，当在使用Intel E8300CPU的主板上搭配X1550宝龙达显卡时，计算机即无法显示图像，而在使用IntelE4400CPU的主板上搭配上述X1550宝龙达显卡时，计算机则可正常显示图像，经过大量的实验研究之后，证明是计算机的时钟电路设计不当所致。
实用新型内容
鉴于以上内容，有必要提供一种能够使计算机稳定地输出图像的计算机时钟电路，
计算机时钟电路，其特征在于：包括一第一锁相环电路、一第二锁相环电路、一第一分频器、一第二分频器及一时钟寄存器，所述第一、第二锁相环电路用于接收一外部时钟信号，并分别输出一与所述外部时钟信号相位一致的第一、第二脉冲信号，所述第一、第二分频器分别对所述第一、第二脉冲信号进行分频。
还包括一延迟模块，其由一RC延迟电路和两个史密特反相器组成，其中，RC延迟电路串联于两史密特反相器之间。
所述的RC延迟电路由至少一个电阻、一个二极管和一个电容组成，电阻与二极管并联后与电容串联。
本实用新型的优点是：没有开机按钮，节约相关制造成本，降低了设计的复杂性；同时，没有辅助电源，节电，增加计算机局部电路使用寿命，不易发生火灾等事故隐患。
附图说明
图1为本实用新型的电路结构示意图；
图2为本实用新型的电路原理图。
具体实施方式
如图1和图2所示：计算机时钟电路，其特征在于：包括一第一锁相环电路、一第二锁相环电路、一第一分频器、一第二分频器及一时钟寄存器，所述第一、第二锁相环电路用于接收一外部时钟信号，并分别输出一与所述外部时钟信号相位一致的第一、第二脉冲信号，所述第一、第二分频器分别对所述第一、第二脉冲信号进行分频。
还包括一延迟模块，其由一RC延迟电路和两个史密特反相器组成，其中，RC延迟电路串联于两史密特反相器之间。
所述的RC延迟电路由至少一个电阻、一个二极管和一个电容组成，电阻与二极管并联后与电容串联。
本实用新型的优点是：没有开机按钮，节约相关制造成本，降低了设计的复杂性；同时，没有辅助电源，节电，增加计算机局部电路使用寿命，不易发生火灾等事故隐患。
虽然本实用新型已以较佳实施例公开如上，但其并非用以限定本实用新型，任何熟悉此技术的人，在不脱离本实用新型精神和范围内，都可做各种的改动与修饰，因此本实用新型的保护范围应该以权利要求书所界定的为准。
Claims (3)
1.计算机时钟电路，其特征在于：包括一第一锁相环电路、一第二锁相环电路、一第一分频器、一第二分频器及一时钟寄存器，所述第一、第二锁相环电路用于接收一外部时钟信号，并分别输出一与所述外部时钟信号相位一致的第一、第二脉冲信号，所述第一、第二分频器分别对所述第一、第二脉冲信号进行分频。
2.根据权利要求1所述的计算机时钟电路，其特征在于：还包括一延迟模块，其由一RC延迟电路和两个史密特反相器组成，其中，RC延迟电路串联于两史密特反相器之间。
3.根据权利要求2所述的计算机时钟电路，其特征在于，所述的RC延迟电路由至少一个电阻、一个二极管和一个电容组成，电阻与二极管并联后与电容串联。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320125909 CN203217417U (zh) | 2013-03-19 | 2013-03-19 | 计算机时钟电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320125909 CN203217417U (zh) | 2013-03-19 | 2013-03-19 | 计算机时钟电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203217417U true CN203217417U (zh) | 2013-09-25 |
Family
ID=49206937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201320125909 Expired - Fee Related CN203217417U (zh) | 2013-03-19 | 2013-03-19 | 计算机时钟电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203217417U (zh) |
-
2013
- 2013-03-19 CN CN 201320125909 patent/CN203217417U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9859876B1 (en) | Shared keeper and footer flip-flop | |
| CN103684375B (zh) | 一种时钟分频切换电路及时钟芯片 | |
| CN103684374A (zh) | 零或超低dc电流消耗的电源开启和欠压检测器 | |
| CN103166605A (zh) | 一种多相非交叠时钟电路 | |
| CN102368171B (zh) | 一种触摸屏控制器的自动恢复系统 | |
| CN203217417U (zh) | 计算机时钟电路 | |
| CN206363301U (zh) | 超低功耗的type_c接口协议芯片 | |
| Liang et al. | UVM-AMS based sub-system verification of wireless power receiver SoC | |
| CN107077163B (zh) | 时钟相位对齐 | |
| CN103901960A (zh) | 主机板及其电源控制方法 | |
| US9455710B2 (en) | Clock enabling circuit | |
| CN218161911U (zh) | 一种双电源时钟电路 | |
| CN106329482A (zh) | 一种电源管理电路及电源管理方法 | |
| US20220224316A1 (en) | High performance fast mux-d scan flip-flop | |
| CN203217472U (zh) | 计算机电源电路 | |
| CN205883049U (zh) | 使用数字同步逻辑控制电路的dcdc变换器 | |
| US11398814B2 (en) | Low-power single-edge triggered flip-flop, and time borrowing internally stitched flip-flop | |
| US8890594B1 (en) | System for functional reset across multiple clock domains | |
| CN209963797U (zh) | 一种充电保护电路及充电系统 | |
| CN203135818U (zh) | 一种多相非交叠时钟电路 | |
| CN108471306A (zh) | 一种任意整数倍数分频器 | |
| CN202650547U (zh) | 寄存器电路模块 | |
| CN204288206U (zh) | 一种具有保护功能的看门狗电路 | |
| CN204334348U (zh) | 高压取电装置与设备 | |
| CN206178645U (zh) | 一种终端硬件复位电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130925 Termination date: 20140319 |