CN203200012U - 微机电系统传感器 - Google Patents

Abstract

本实用新型涉及一种微机电系统传感器，包括衬底，所述衬底包括底壁、自所述底壁向上延伸形成的侧壁、由所述底壁和侧壁围设形成的收容腔、收容在所述收容腔内且与所述底壁和侧壁形成空隙的感应本体、以及自所述底壁和侧壁其中一个或多个上朝所述感应本体延伸以支撑所述感应本体的支撑部，所述感应本体包括形成在所述感应本体内呈真空封闭状的真空腔、位于所述真空腔上方的感应薄膜，该微机电系统传感器具有高灵敏度。

Description

微机电系统传感器

技术领域

本实用新型涉及一种微机电系统传感器。 

背景技术

微机电系统传感器（Micro-Electro-Mechanical Systems，MEMS）技术是近年来快速发展的一项高新技术，它采用先进的半导体制造工艺，可实现MEMS器件的批量制造，与对应的传统器件相比，MEMS器件在体积、功耗、重量及价格方面有相当的优势。 

MEMS传感器大都具有薄膜、质量块、悬臂梁等微结构。传统的硅膜制备方法多用表面牺牲层工艺，先利用各种淀积工艺，如低压化学气相淀积（low pressure vapor phase deposition，LPCVD）、等离子体气相淀积（Plasma Enhanced Chemical Vapor Deposition，PECVD）及溅射、蒸发等物理气相淀积（Physical Vapor Deposition，PVD）制作牺牲层，然后再在牺牲层上采用同样的各种淀积工艺制作薄膜，最后再将薄膜下方的牺牲层用腐蚀、刻蚀等方法去除，即形成可动的微结构。但是，这些方法适合制作多晶硅薄膜、金属薄膜、介质薄膜等，而不适合制作单晶硅部，而有些传感器却需要用到单晶硅部。 

压力传感器是MEMS中最早出现及应用的产品之一，依工作原理可分为压阻式、电容式及压电式等几种。其中，压阻式压力传感器具有输出信号大、后续处理简单及适合大批量生产等优点。压阻传感器用到的压阻一般需要制作在单晶硅感压薄膜上，对于大规模生产压阻式压力传感器而言，每一个传感器的感压薄膜厚度的均匀性及一致性是一个关键指标，目前常用的感压薄膜加工方法是利用碱性溶液从硅片的背面进行各向异性腐蚀，从而在硅片的背面形成背腔的同时在正面形成感压薄膜。感压薄膜厚度是关键指标，为控制感压薄膜的厚度可采用腐蚀时间控制，但该种方法不能保证感压薄膜厚度在片内与片间的均匀性及一致性；另一种方法采用浓硼重掺杂硅膜来定义感压薄膜厚度，厚度均匀性及一致性好，利用氢氧化钾（KOH）等碱性腐蚀液不腐蚀重掺杂硅的特性即可得到合适厚度的薄膜，但由于在重掺杂硅膜上不能形成压阻，只能用于电容式等其它种类的传感器，不能作为压阻式传感器的感压薄膜；再一种目前较常采用的方法是电化学腐蚀，该方法能得到可在其上制作压阻的轻掺杂感压薄膜，但该种方法需添加较为昂贵的恒电位仪，并采用特殊设计的夹具保护正面不被腐蚀与施加电压到硅片的正面，这样一方面提高了设备成本，另一方面也增加了工艺的复杂度，使得生产效率很低。 

但是压阻原理决定了感压薄膜对于封装以及外界环境变化所引入的应力是敏感的。外界环境的变化通过压力传感器的衬底引入应力到感压薄膜，将使得器件性能发生漂移，这是压阻式传感器亟待解决的问题。 

有鉴于此，有必要对现有的微机电系统传感器予以改进以解决上述问题。 

实用新型内容

本实用新型的目的在于提供一种具有高灵敏度的微机电系统传感器。 

为实现前述目的，本实用新型采用如下技术方案：一种微机电系统传感器，包括衬底，所述衬底包括底壁、自所述底壁向上延伸形成的侧壁、由所述底壁和侧壁围设形成的收容腔、收容在所述收容腔内且与所述底壁和侧壁形成空隙的感应本体、以及自所述底壁和侧壁其中一个或多个上朝所述感应本体延伸以支撑所述感应本体的支撑部，所述感应本体包括形成在所述感应本体内呈真空封闭状的真空腔、位于所述真空腔上方的感应薄膜。 

作为本实用新型的进一步改进，所述支撑部包括自所述侧壁朝所述感应本体延伸形成的梁。 

作为本实用新型的进一步改进，所述梁仅为一个。 

作为本实用新型的进一步改进，所述梁为相对设置在所述感应本体两侧的两个。 

作为本实用新型的进一步改进，所述支撑部包括自所述底壁朝所述感应本体延伸形成的支柱。 

作为本实用新型的进一步改进，所述空隙包括形成在所述底壁和感应本体之间的腔体和形成在所述感应本体和侧壁之间且与所述腔体连通的深槽。 

作为本实用新型的进一步改进，所述深槽为一个，且截面形状呈C字形。 

作为本实用新型的进一步改进，所述深槽为相互对称设置的两个，且每个所述深槽截面形状呈C字形。 

作为本实用新型的进一步改进，所述感应薄膜为真空腔的一侧壁。 

作为本实用新型的进一步改进，所述衬底包括基片、覆盖于所述基片的第一层单晶硅体、以及覆盖于所述第一层单晶硅体上的第二层单晶硅体，真空腔形成在所述第一层单晶硅体内，所述第二层单晶硅体形成所述感应薄膜。 

本实用新型的有益效果是：本实用新型的微机电系统传感器通过在衬底内形成收容腔、收容在收容腔内且与形成该收容腔的底壁和侧壁形成间隙的感应本体、自底壁和侧壁中的一个或者多个上朝感应本体延伸形成的支撑部，使该微机电系统传感器在后续封装过程中，衬底引入的应力对感应本体的影响可以通过收容腔释放，从而有效的减小衬底其他部分对感应本体的影响，提高感应本体的灵敏度，即提高微机电系统传感器的灵敏度。 

附图说明

图1为本实用新型具体实施方式中实施例一的微机电系统传感器的剖视图。 

图2至图22为本实用新型具体实施方式中实施例一的制造微机电系统传感器的工艺流程图。 

图23为本实用新型具体实施方式中另一种微机电系统传感器的示意图。 

图24为为本实用新型具体实施方式中又一种微机电系统传感器的剖视图。 

图25为图24的微机电系统传感器的俯视图。 

图26至图28为制造图24所示的微机电系统传感器的部分工艺流程图。 

具体实施方式

请参见图1、图21、以及图22，本实用新型一较佳实施例中的微机电系统传感器包括具有正面11和背面12的衬底1、形成在衬底1上的电阻应变片2。该衬底1包括底壁6、自底壁6向上延伸形成的四个侧壁5、由底壁6和侧壁5围设形成的收容腔3、收容在收容腔3内且与底壁6和侧壁5形成空隙的感应本体41、以及自侧壁5朝感应本体41延伸以支撑感应本体41的支撑部42。底壁6的底面为衬底1的背面，收容腔3的开口位于衬底1的正面。 

感应本体41包括形成在感应本体41内的第二腔体111、位于第二腔体111上方的感应薄膜411。该第二腔体111呈真空封闭状，命名为真空腔。感应薄膜411为真空腔111的一侧壁。感应薄膜411与衬底1的正面11处于同一平面内。电阻应变片2形成在感应薄膜411上。感应本体41呈矩形。 

空隙7包括形成在底壁6和感应本体41之间的第一腔体105和形成在侧壁5和感应本体41之间且与第一腔体105连通的深槽119。在本实施例中，深槽119为一个，且截面形状呈C字形。该深槽119的截面形状由支撑部42的形状和位置所决定，而感应本体41的形状和大小则由深槽119和第一腔体105所决定。除此以外，请参见图23，深槽119’为相互对称的两个，且每个深槽119’截面形状呈C字形。 

在本实施例中，支撑部42为自其中一侧壁5朝收容腔3内延伸以支撑感应本体41的梁。该梁42仅为一个。该感应本体41和梁42形成衬底1的一悬臂。感应本体41通过梁42固定，其底部呈悬空状。 

诚然，请参见图23，支撑部42’为分别自两侧壁朝感应本体41’延伸形成的两个梁。两个梁42’相对设置在感应本体41’的两侧。又请结合图24和图25，支撑部包括自侧壁朝感应本体41’’延伸形成的梁421’’、自底壁朝感应本体41’’延伸形成的支柱422’’。该支柱422’’为一个，梁421’’为相对设置在感应本体41’’的两侧的两个，除此以外，可只设置支柱422’’来支撑感应本体41’’，或者支柱422’’和梁421’’也可以为其他数量和排布方式。梁421’’和支柱422’’均用以支撑感应本体41’’。 

衬底1包括具有相对设置的第一表面和第二表面的基片、覆盖于基片的第一表面上的第一层单晶硅体、以及覆盖于第一层单晶硅体上的第二层单晶硅体。真空腔111形成在第一层单晶硅体上。第二层单晶硅体形成感应薄膜411。基片可采用单晶硅片，或者有金属覆盖表面的玻璃。 

上述微机电系统传感器通过在衬底1内形成收容腔3、收容在收容腔3内且与形成该收容腔3的底壁6和侧壁5形成间隙7的感应本体41、自底壁6和侧壁5中的一个或者多个上朝感应本体41延伸形成的支撑部42，使该微机电系统传感器在后续封装过程中，衬底1引入的应力对感应本体41的影响可以通过收容腔3释放，从而有效的减小衬底1其他部分对感应本体41的影响，提高感应本体41的灵敏度，即提高微机电系统传感器的灵敏度。 

请参见图2至22，本实用新型一较佳实施例中的微机电系统传感器的制造方法包括S1至S7步骤。 

S1：请参见图2，提供基片101。该基片101具有相对设置的第一表面201和第二表面202。该基片101可采用单晶硅片，或者有金属覆盖表面的玻璃。 

S2：请参图3至图6，在基片101的第一表面201形成第一介质层102，然后去除部分第一介质层102以形成第一掩膜图形103，按照第一掩膜图形103在基片101上进行刻蚀以形成若干第一深孔104，于基片101内将若干第一深孔104底部连通以形成第一腔体105。 

该S2步骤对应图3至图6具体包括S21至S24步骤。 

S21：请参见图3，采用低压化学气相淀积（LPCVD）或等离子体化学气相淀（PECVD）或者热氧化等工艺在基片101的第一表面201形成第一介质层102。该第一介质层102采用氧化硅层。第一介质层102起掩膜作用。 

S22：请参见图4，采用光刻和湿法腐蚀工艺，或光刻和干法刻蚀工艺去除部分第一介质层，以形成第一掩膜图形103。 

S23：请参见图5，按照第一掩膜图形在基片101上采用深反应离子硅刻蚀（DRIE）工艺进行刻蚀得到若干第一深孔104。该第一深孔104的形状可以为矩形或圆形。该第一深孔104的大小可根据工艺及设计需要确定。 

S24：请参见图6，采用各向异性硅腐蚀工艺，如采用氢氧化钾（KOH），四甲基氢氧化铵（TMAH）等碱性溶液注入若干第一深孔104中对基片101进行腐蚀，从而于基片101内将若干第一深孔104底部连通以形成第一腔体105。在本步骤中，在形成该第一腔体105的同时，位于第一腔体105上方的基片形成第一网状硅膜106，第一网状硅膜106包括若干相互连接且垂直于第一腔体105的第一柱体1061。由于采用各向异性腐蚀工艺，所以，第一柱体1061的底部呈锥形。第一腔体105分布范围由第一掩膜图形决定。 

上述第一腔体105和第一网状硅膜106也可以采用干法刻蚀工艺，如深反应离子硅刻蚀（DRIE）工艺，并通过合适的工艺参数得到。 

S3：请参见图7和图8，采用干法刻蚀或湿法腐蚀工艺，如用缓冲氢氟酸（BOE）去除第一介质层，然后于基片101的第一表面上采用外延单晶硅工艺覆盖第一层单晶硅薄膜107，该第一层单晶硅薄膜107遮盖若干第一深孔104。第一层单晶硅薄膜107采用单晶硅材料。此时，该第一腔体105成为一密封腔。 

在本步骤中，第一网状硅膜106作为籽晶，而外延出的材料采用单晶硅，所以会在第一网状硅膜106上形成完整的第一层单晶硅薄膜107，并封闭若干第一深孔104，同时，其外延形成的第一层单晶硅薄膜107的厚度便于控制，而由于第一深孔104孔径均较小，所以，在形成第一层单晶硅薄膜107的时候，外延时发生的气体较难进入第一腔体105，所以，第一腔体105的内部不会外延形成单晶硅。该第一层单晶硅薄膜107可命名为覆盖在基片101上的第一层单晶硅体。 

S4：请参见图9至图12，在第一层单晶硅薄膜107上形成第二介质层108，然后去除部分第二介质层108以形成第二掩膜图形109，按照第二掩膜图形109在第一层单晶硅薄膜107上进行刻蚀以形成若干第二深孔110，于第一层单晶硅薄膜107内将若干第二深孔110底部连通以形成第二腔体111。 

该S4步骤对应图9至图12具体包括S41至S44步骤。 

S41：请参见图9，采用低压化学气相淀积（LPCVD）或等离子体化学气相淀（PECVD）或者热氧化等工艺在第一层单晶硅薄膜107上形成第二介质层108。该第二介质层108采用氧化硅层。第二介质层108起掩膜作用。 

S42：请参见图10，采用光刻和湿法腐蚀工艺，或光刻和干法刻蚀工艺去除部分第二介质层，以形成第二掩膜图形109。 

S43：请参见图11，按照第二掩膜图形在第一层单晶硅薄膜107上采用深反应离子硅刻蚀（DRIE）工艺进行刻蚀得到若干第二深孔110。该第二深孔110的形状可以为矩形或圆形。该第二深孔110的大小可根据工艺及设计需要确定。 

S44：请参见图12，采用各向异性硅腐蚀工艺，如采用氢氧化钾（KOH），四甲基氢氧化铵（TMAH）等碱性溶液注入若干第二深孔110中对第一层单晶硅薄膜107进行腐蚀，从而于第一层单晶硅薄膜107内将若干第二深孔110底部连通以形成第二腔体111。在本步骤中，在形成该第二腔体111的同时，位于第二腔体111上方的第一层单晶硅薄膜107形成第二网状硅膜112，第二网状硅膜112包括若干相互连接且垂直于第二腔体111的第二柱体1121。由于采用各向异性腐蚀工艺，所以，第二柱体1121的底部呈锥形。该第二腔体111分布范围由第二掩膜图形决定。 

上述第二腔体111和第二网状硅膜112也可以采用干法刻蚀工艺，如深反应离子硅刻蚀（DRIE）工艺，并通过合适的工艺参数得到。 

S5、请参见图13和图14，采用干法刻蚀或湿法腐蚀工艺，如用缓冲氢氟酸（BOE）去除第二介质层，然后于第一层单晶硅薄膜107上采用外延单晶硅工艺覆盖第二层单晶硅薄膜113，该第二层单晶硅薄膜113遮盖若干第二深孔110。第二层单晶硅薄膜113采用单晶硅材料。此时，该第一层单晶硅薄膜113内的第二腔体111变为密封腔。 

在本步骤中，第二网状硅膜112作为籽晶，而外延出的材料采用单晶硅，所以会在第二网状硅膜112上形成完整的第二层单晶硅薄膜113，并封闭若干第二深孔110，同时，其外延形成的第二层单晶硅薄膜113的厚度便于控制，而由于第二深孔110孔径均较小，所以，在形成第二层单晶硅薄膜113的时候，外延时发生的气体较难进入第二腔体111，所以，第二腔体111的内部不会外延形成单晶硅。该第二层单晶硅薄膜113可命名为覆盖在第一层单晶硅体107上的第二层单晶硅体。在本步骤后，基片、第一层单晶硅薄膜107和第二层单晶硅薄膜113组合形成衬底。 

S6：请参见图15至图18，在第二层单晶硅薄膜113上制作压阻115和与压阻115电性连接的金属压点1172以形成电阻应变片2。 

该S6步骤对应图15至图18具体包括S61至S64步骤。 

S61：请参见图15，采用淀积工艺在第二单晶硅薄膜113上形成第三介质层1141，该第三介质层1141作为阻挡层。 

S62：请参见图16，采用离子注入工艺在第二单晶硅薄膜113上制作压阻115，然后形成钝化层1142。 

S63：请参见图17，采用干法刻蚀或湿法腐蚀工艺刻蚀形成通孔116，该通孔116用于后续通过金属走线引出压阻115。 

S64：请参见图18，采用金属淀积、光刻、金属腐蚀工艺得到金属走线1171以及金属压点1172，并使金属压点1172与压阻115连接。 

S7：请参见图19至图21，在第二层单晶硅薄膜113上方形成第三掩膜图形118，按照所述第三掩膜图形118进行刻蚀工艺形成若干与第一腔体105连接的深槽119。 

该S7步骤对应图19至图21具体包括S71至S73步骤。 

S71：请参见图19，第二层单晶硅薄膜113上方形成第四介质层1143，采用光刻工艺在第二层单晶硅薄膜113上方的第四介质层1143上形成第三掩膜图形118。 

S72：请参见图20，采用干法刻蚀或湿法腐蚀工艺去除按照掩膜图形去除部分第三介质层1141和钝化层1142； 

S73：请参见图21和图22，采用深反应离子硅刻蚀工艺按照第三掩膜图形进行刻蚀工艺形成与第一腔体105连接的深槽119，然后去除第四介质层。深槽119和第一腔体105围设形成微机电系统传感器的感应本体41。在本实施例中，该深槽119的截面形状呈C型。该深槽数量为一个。诚然，请参见图23，该深槽119’也可以为两个相互对称且截面形状的C字形。

在本步骤后，第一腔体105与深槽119连通，使该微机电系统传感器在后续封装过程中，衬底1引入的应力对感应本体的影响可以通过第一腔体105、105’’与深槽119释放。第二腔体111仍然处于密封状态，可命名为真空腔。 

请再次参见图4，在上述S22步骤中所形成的第一掩膜图形103为一整片的掩膜图形。诚然，请参见图26至图28，第一掩膜图形可以包括若干独立或部分相连的子掩膜图形1031’’，第一腔体105’’同第一腔体105的制作方法相同，均是是通过按照第一掩膜图形103’’形成第一深孔104’’，然后将第一深孔104’’底部连通所形成，所以该第一腔体包括与若干子掩膜图形对应的若干子腔体1051’’。 

上述微机电系统传感器的制造方法通过在基片101上形成第一腔体105、105’’，然后于基片101上形成第一层单晶硅薄膜107并于该第一层单晶硅薄膜107上形成第二腔体111，再于第一层单晶硅薄膜107上形成第二层单晶硅薄膜113并于第二层单晶硅薄膜113上形成电阻应变片2，最后在衬底1上刻蚀形成与第一腔体105、105’’连通的深槽119，使该微机电系统传感器在后续封装过程中，衬底1引入的应力对感应本体的影响可以通过第一腔体105、105’’与深槽119释放，从而有效的减小衬底其他部分对感应本体41的影响，提高感应本体41的灵敏度，即提高了微机电系统传感器的灵敏度。 

除此以外，上述制造工艺中第二层单晶硅薄膜113在后续的刻蚀或腐蚀工艺中不会受到影响，进而第二层单晶硅薄膜113厚度的一致性与均匀性容易控制；该方法可以克服从基片101背面进行腐蚀难以控制薄膜厚度的问题；同时该方法也简单实用，不必添置附加的仪器设备（如昂贵的恒电位仪与保护硅片正面的夹具）。 

尽管为示例目的，已经公开了本实用新型的优选实施方式，但是本领域的普通技术人员将意识到，在不脱离由所附的权利要求书公开的本实用新型的范围和精神的情况下，各种改进、增加以及取代是可能的。 

Claims (10)

1.一种微机电系统传感器，包括衬底，其特征在于：所述衬底包括底壁、自所述底壁向上延伸形成的侧壁、由所述底壁和侧壁围设形成的收容腔、收容在所述收容腔内且与所述底壁和侧壁形成空隙的感应本体、以及自所述底壁和侧壁其中一个或多个上朝所述感应本体延伸以支撑所述感应本体的支撑部，所述感应本体包括形成在所述感应本体内呈真空封闭状的真空腔、位于所述真空腔上方的感应薄膜。

2.根据权利要求1所述的微机电系统传感器，其特征在于：所述支撑部包括自所述侧壁朝所述感应本体延伸形成的梁。

3.根据权利要求2所述的微机电系统传感器，其特征在于：所述梁仅为一个。

4.根据权利要求2所述的微机电系统传感器，其特征在于：所述梁为相对设置在所述感应本体两侧的两个。

5.根据权利要求1至4项中任意一项所述的微机电系统传感器，其特征在于：所述支撑部包括自所述底壁朝所述感应本体延伸形成的支柱。

6.根据权利要求1所述的微机电系统传感器，其特征在于：所述空隙包括形成在所述底壁和感应本体之间的腔体和形成在所述感应本体和侧壁之间且与所述腔体连通的深槽。

7.根据权利要求6所述的微机电系统传感器，其特征在于：所述深槽为一个，且截面形状呈C字形。

8.根据权利要求6所述的微机电系统传感器，其特征在于：所述深槽为相互对称设置的两个，且每个所述深槽截面形状呈C字形。

9.根据权利要求1所述的微机电系统传感器，其特征在于：所述感应薄膜为真空腔的一侧壁。

10.根据权利要求1所述的微机电系统传感器，其特征在于：所述衬底包括基片、覆盖于所述基片的第一层单晶硅体、以及覆盖于所述第一层单晶硅体上的第二层单晶硅体，真空腔形成在所述第一层单晶硅体内，所述第二层单晶硅体形成所述感应薄膜。

Images