CN203178639U - 阵列基板及液晶显示装置 - Google Patents

Abstract

本实用新型公开了一种阵列基板及液晶显示装置，在扫描线组包括至少三条扫描线时，通过使每一列像素单元对应的数据线中至少部分数据线经其所对应的像素单元与列方向上的相邻像素单元之间从其所对应的像素单元一侧弯折延伸至另一侧，使得每一像素单元中的薄膜晶体管与最相邻的数据线连接，达到各数据线不与像素单元的像素电极干涉的目的，能够实现开启至少三条扫描线来提升充电时间。

Description

阵列基板及液晶显示装置

技术领域

本实用新型涉及液晶显示领域，特别是涉及一种阵列基板，还涉及一种包括阵列基板的液晶显示装置。

背景技术

近年来，配备TFT-LCD（Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器）的设备已经能够支持FHD（Full High Definition，全高清）显示，其分辨率可以达到1920×1080，部分满足更高需求的设备，比如强调3D显示效果的设备，已经支持QFHD（Quad Full HighDefinition，四全高清）显示，其分辨率可以达到3840×2160或者4000×2000，能够在一个屏幕上显示4个FHD图像。

但是，QFHD相对于FHD而言，在采用的驱动频率为60Hz或120Hz时，像素电极的有效充电时间将变为1/2焙或1/4焙。有效充电时间变为1/2焙，可以通过同时开启阵列基板上两条扫描线并相应增加数据线的数目来应对。例如，参阅图1，是现有技术一种阵列基板的电路结构局部示意图。阵列基板上具有多个像素单元11，每个像素单元11包括像素电极101和薄膜晶体管102。阵列基板的扫描线G01和G02同时开启和关闭，而一列像素单元11的两侧各配置数据线D01和D02，两条扫描线G01和G02分别通过两个像素单元11的薄膜晶体管102与两条数据线D01和D02连接，在两条扫描线G01和G02同时开启时，可以延长像素电极101的充电时间。

但是，有效充电时间变为1/4焙时，需要至少三条扫描线同时开启，而在一列像素单元周围配置至少三条数据线时，各数据线如果仍然以直线配置，则可能出现跨越像素电极的情况，从而容易与多个像素单元的像素电极产生干涉。

实用新型内容

本实用新型的主要目的是提供一种阵列基板及液晶显示装置，能够在开启至少三条扫描线时避免数据线与像素电极干涉的技术问题。

为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种阵列基板，阵列基板包括沿行方向和列方向以矩阵形式排列的多个像素单元，每一像素单元包括一像素电极以及一薄膜晶体管，薄膜晶体管的漏极与像素电极连接，阵列基板进一步包括绝缘交叉设置的多个扫描线组以及多个数据线组，每一扫描线组包括沿行方向延伸的至少三条扫描线，且每条扫描线连接对应的一行像素单元中的薄膜晶体管的栅极，每一扫描线组中的各扫描线同时接收扫描信号，以控制扫描线组中的各扫描线所对应的各行像素单元中的薄膜晶体管同时打开和关闭，每一数据线组分别包括与扫描线组中的扫描线数量对应的数据线，同一列的各像素单元中的薄膜晶体管的源极连接同一数据线组中的对应一数据线，其中每一数据线组中的至少部分数据线经其所对应的像素单元与列方向上的相邻像素单元之间从其所对应的像素单元一侧弯折延伸至另一侧，以使每一像素单元中的薄膜晶体管与最相邻的数据线连接。

其中，至少部分数据线至少包括顺次连接的第一部分、第二部分和第三部分，其中第一部分和第三部分分别沿列方向延伸并位于其所对应的像素单元的两侧，第二部分沿行方向延伸并位于其所对应的像素单元与列方向上的相邻像素单元之间，进而连接第一部分和第三部分的相邻端。

其中，每一扫描线组扫描线的数量为三条，三条扫描线中第一条扫面线和第三条扫描线对应的两条数据线沿列方向延伸并配置于同一列的各像素单元两侧，三条扫描线中第二条扫描线对应的数据线进行弯折延伸，以使得各数据线互不干涉其所对应的像素单元。

其中，第一条扫描线、第二条扫描线和第三条扫描线短接，并接收扫描信号。

其中，第一条扫描线、第二条扫描线和第三条扫描线各接收一路扫描信号。

其中，每一扫描线组还包括沿列方向相邻第三条扫描线设置的第四条扫描线，第四条扫描线接收扫描信号，且第四条扫描线对应的数据线沿列方向延伸，第三条扫描线对应的数据线在沿列方向延伸至第四条扫描线对应的像素单元之前进行弯折延伸，且第三条扫描线对应的数据线进行弯折延伸时不与第二条扫描线对应的数据线交叉。

为解决上述技术问题，本实用新型采用的另一个技术方案是：提供一种液晶显示装置，其包括上述任一种的阵列基板。

本实用新型的阵列基板及液晶显示装置通过使每一列像素单元对应的数据线中至少部分数据线经其所对应的像素单元与列方向上的相邻像素单元之间从其所对应的像素单元一侧弯折延伸至另一侧，使得每一像素单元中的薄膜晶体管与最相邻的数据线连接，达到各数据线不与像素单元的像素电极干涉的目的，能够实现开启至少三条扫描线来提升充电时间。

附图说明

图1是现有技术一种阵列基板的电路结构局部示意图；

图2是本实用新型阵列基板第一实施方式的电路结构局部示意图；

图3是本实用新型阵列基板第二实施方式的电路结构局部示意图；

图4是本实用新型阵列基板第三实施方式的电路结构局部示意图；

图5是本实用新型阵列基板第四实施方式的电路结构局部示意图。

具体实施方式

下面将结合本实用新型实施方式中的附图，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅是本实用新型的一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施方式，都属于本实用新型保护的范围。

参阅图2，是本实用新型阵列基板第一实施方式的电路结构局部示意图。

阵列基板包括沿行方向和列方向以矩阵方式排列的多个像素单元21，每一像素单元21包括一像素电极201以及一薄膜晶体管202，通过薄膜晶体管202的开启和关闭，可以向像素电极201充电。

阵列基板进一步包括绝缘交叉设置的多个扫描线组GS1以及多个数据线组DS1。每一扫描线组GS1包括沿行方向延伸的三条扫描线G1、G2和G3。每一数据线组DS1分别包括与扫描线组GS1中的扫描线数量对应的三条数据线D1、D2和D3。

每一像素单元21中像素电极201通过薄膜晶体管202与该像素单元21对应的扫描线和数据线电性连接。具体地，薄膜晶体管202的漏极与像素电极201连接，每条扫描线G1、G2和G3连接对应的一行像素单元21中的薄膜晶体管202的栅极，同一列的各像素单元21中的薄膜晶体管202的源极连接同一数据线组DS1中的对应的数据线D1、D2和D3。

每一扫描线组GS1中的各扫描线G1、G2、G3同时接收扫描信号，以控制扫描线组GS1中的各扫描线G1、G2、G3所对应的各行像素单元21中的薄膜晶体管202同时打开和关闭，即各行像素单元21中的像素电极201同时充电。在本实施方式中，第一条扫描线G1、第二条扫描线G2和第三条扫描线G3短接，并接收扫描信号。在其他实施方式中，第一条扫描线G1、第二条扫描线G2和第三条扫描线G3各接收一路扫描信号，比如，各扫描线G1、G2、G3分别连接控制芯片的三个输出端口，由控制芯片控制三个输出端口同时输出扫描信号。

每一数据线组DS1中的数据线D2经其所对应的像素单元21与列方向上的相邻像素单元21之间从其所对应的像素单元21一侧弯折延伸至另一侧，以使每一像素单元21中的薄膜晶体管202与最相邻的数据线D1、D2和D3连接。具体地，以前三行的第一列三个像素单元21为例，第一条扫描线G1和第三条扫描线G3对应的两条数据线D1和D3沿列方向延伸并配置于第一列的各像素单元21的两侧，第一行的像素单元21与最相邻的数据线D1连接，第二行的像素单元21与最相邻的数据线D2连接。如果数据线D2不进行弯折延伸，那么第三行的像素单元21将会与数据线D2最相邻，而不是数据线D3，但是，第三行的像素单元21应该与数据线D3连接。因此，第二条扫描线G2对应的数据线D2进行弯折延伸，数据线D2弯折延伸后，从第二行的像素单元21的一侧弯折延伸至另一侧，则第三行的像素单元21最相邻的数据线就变成数据线D3，从而使得各数据线D1、D2、D3不会跨越像素电极201，互不干涉其所对应的像素单元21。

在本实施方式中，数据线D2至少包括顺次连接的第一部分d1、第二部分d2和第三部分d3。第一部分d1和第三部分d3分别沿列方向延伸并位于其所对应的像素单元21的右侧和左侧。第二部分d2沿行方向延伸并位于其所对应的像素单元21与列方向上的相邻像素单元21之间，进而连接第一部分d1和第三部分d3的相邻端。第二部分d2可以位于第一行的像素单元21与第二行的像素单元21之间，也可以位于第二行的像素单元21和第三行的像素单元21之间。

参阅图3，是本实用新型阵列基板第二实施方式的电路结构局部示意图。图3所示的第二实施方式与图2所示的第一实施方式相似，因此与图2相同的元件以相同的标号表示，且不再重复赘述。

图3的第二实施方式与图2的第一实施方式不同之处在于，第一条扫描线G1对应的数据线D3在第一行的像素单元21的右侧与第一行的像素单元21电性连接，而第三条扫描线G3对应的数据线D1在第三行的像素单元21的左侧与第三行的像素单元21电性连接。第二条扫描线G2对应的数据线D2的第一部分d1和第三部分d3分别沿列方向延伸并分别位于其所对应的像素单元21的左侧和右侧，第二部分d2连接第一部分d1和第三部分d3的相邻端。

应当理解的是，本实用新型的第一实施方式和第二实施方式中，数据线组DS1中数据线D1、D2、D3对应不同行的像素单元21，且数据线D2弯折延伸时的方向不同，但是，本领域技术人员容易根据本实用新型以及本领域公知常识得出将第一实施方式和第二实施方式混合组合的阵列基板，因此，该阵列基板同样包括在本实用新型的保护范围之内。

参阅图4，是本实用新型阵列基板第三实施方式的电路结构局部示意图。图4所示的第三实施方式与图2所示的第一实施方式相似，因此与图2相同的元件以相同的标号表示，且不再重复赘述。图4的第三实施方式与图2的第一实施方式不同之处在于，扫描线组GS1还包括沿列方向相邻第三条扫描线G3设置的第四条扫描线G4，第四条扫描线G4对应的数据线为数据线D4。

第四条扫描线G4连接对应的一行像素单元21的薄膜晶体管202的栅极，第四条扫描线G4对应的数据线D4连接一列像素单元21的波密晶体管202的源极，薄膜晶体管202的漏极连接像素电极201。各扫描线G1、G2、G3、G4同时接收扫描信号，以控制扫描线组GS1中的各扫描线G1、G2、G3、G4所对应的各行像素单元21中的薄膜晶体管202同时打开和关闭。

第四条扫描线G4对应的数据线D4沿列方向延伸，中途不进行弯折。与第二条扫描线G2对应的数据线D2类似，第三条扫描线G3对应的数据线D3在沿列方向延伸至第四条扫描线G4对应的像素单元21之前进行弯折延伸，即从第三行的像素单元21与列方向上的相邻像素单元21之间从其所对应的像素单元21一侧弯折延伸至另一侧。在本实施方式中，数据线D2从第二行的像素单元21与第三行的像素单元21之间弯折延伸，数据线D3从第三行的像素单元21和第四行的像素单元21之间弯折延伸。在其它实施方式中，数据线D2从第一行的像素单元21与第二行的像素单元21之间弯折延伸，数据线D3从第二行的像素单元21与第三行的像素单元21之间弯折延伸。或者，数据线D2从第一行的像素单元21与第二行的像素单元21之间弯折延伸，数据线D3从第三行的像素单元21和第四行的像素单元21之间弯折延伸。

参阅图5，是本实用新型阵列基板第四实施方式的电路结构局部示意图

图5所示的第四实施方式与图4所示的第三实施方式相似，因此与图4相同的元件以相同的标号表示，且不再重复赘述。图5的第四施方式与图4的第三实施方式不同之处在于，数据线组DS1的各数据线D1、D2、D3、D4对应的像素单元21不同。

以前四行第一列的四个像素单元21为例，数据线D4从第一列的像素单元21的右侧沿列方向延伸，并在右侧与第一条扫描线G1和第一行的像素单元21电性连接。数据线D1从第一列的像素单元的左侧沿列方向延伸，并在左侧与第四条扫描线G4和第四行的像素单元21电性连接。数据线D2从左侧沿列方向延伸，并经第三行的像素单元21与第四行的像素单元21之间从第三行的像素单元21左侧弯折延伸至右侧，在弯折时与第三条扫描线G3和第三行的像素单元21电性连接。数据线D3也从左侧沿列方向延伸，并经第三行的像素单元21与第二行的像素单元21之间从第二行的像素单元21左侧弯折延伸至右侧，在弯折时与第二条扫描线G2和第二行的像素单元21电性连接。

与第二实施方式类似，数据线D2和数据线D3弯折延伸时的位置同样具有多种选择，这些选择包括第一行的像素单元21与第二行的像素单元21之间、第二行的像素单元21与第三行的像素单元21之间、以及第三行的像素单元21与第四行的像素单元21之间。数据线D2与数据线D3弯折延伸时的位置视实际情况而定，本实用新型对此不作限定。

应当理解的是，本实用新型的第三实施方式和第四实施方式中，数据线组DS1中数据线D1、D2、D3、D4对应不同行的像素单元21，且数据线D2、D3弯折延伸时的方向不同，但是，本领域技术人员容易根据本实用新型以及本领域公知常识得出将第三实施方式和第四实施方式混合组合的阵列基板，因此，该阵列基板同样包括在本实用新型的保护范围之内。

此外，在本实用新型的所有实施方式中，扫描线组GS1只包括三条或四条同时接收扫描信号的扫描线，但是，本实用新型并不限定扫描线组GS1包含的扫描线的数量，即，扫描线组GS1包括四条以上同时接收扫描线号的扫描线时，仍然可以通过本实用新型的实施方式得以实现，换言之，本实用新型的扫描线组GS1可以包括沿行方向延伸的至少三条扫描线，相应的，数据线组DS1也包括至少三条数据线。例如，第三实施方式相对于第一实施方式而言，增加第四条扫描线G4时，数据线D3进行弯折延伸，而在第三实施方式上再增加一条扫描线时，数据线D4进行弯折延伸，以此类推，只要阵列基板上具有足够的空间，理论上，扫描线组GS1包括的扫描线的数量可以无限增加。

本实用新型还提出一种液晶显示装置，该液晶显示装置包括前述实施方式的阵列基板，液晶显示装置的其它结构请参照现有技术，此处不再赘述。

通过上述方式，本实用新型的阵列基板及液晶显示装置中，扫描线组在包括在设置至少三条扫描线时，至少部分数据线利用同一列上相邻像素单元之间的位置从像素单元一侧弯折延伸至另一侧，使每一像素单元中的薄膜晶体管与最相邻的数据线连接，能够避免数据线与像素电极干涉，提升充电时间，使分辨率可以达到4000×2000及以上。

以上所述仅为本实用新型的实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (7)

1.一种阵列基板，所述阵列基板包括沿行方向和列方向以矩阵形式排列的多个像素单元，每一所述像素单元包括一像素电极以及一薄膜晶体管，所述薄膜晶体管的漏极与所述像素电极连接，其特征在于，所述阵列基板进一步包括绝缘交叉设置的多个扫描线组以及多个数据线组，每一所述扫描线组包括沿所述行方向延伸的至少三条扫描线，且每条扫描线连接对应的一行所述像素单元中的所述薄膜晶体管的栅极，每一所述扫描线组中的各扫描线同时接收扫描信号，以控制所述扫描线组中的各扫描线所对应的各行所述像素单元中的所述薄膜晶体管同时打开和关闭，每一所述数据线组分别包括与所述扫描线组中的扫描线数量对应的数据线，同一列的各所述像素单元中的所述薄膜晶体管的源极连接同一所述数据线组中的对应一所述数据线，其中每一所述数据线组中的至少部分所述数据线经其所对应的像素单元与所述列方向上的相邻像素单元之间从其所对应的像素单元一侧弯折延伸至另一侧，以使每一所述像素单元中的所述薄膜晶体管与最相邻的所述数据线连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述至少部分数据线至少包括顺次连接的第一部分、第二部分和第三部分，其中所述第一部分和所述第三部分分别沿所述列方向延伸并位于其所对应的像素单元的两侧，所述第二部分沿所述行方向延伸并位于其所对应的像素单元与所述列方向上的相邻像素单元之间，进而连接所述第一部分和所述第三部分的相邻端。

3.根据权利要求1所述的阵列基板，其特征在于，每一所述扫描线组扫描线的数量为三条，所述三条扫描线中第一条扫描线和第三条扫描线对应的两条数据线沿所述列方向延伸并配置于同一列的各所述像素单元两侧，所述三条扫描线中第二条扫描线对应的所述数据线进行所述弯折延伸，以使得各所述数据线互不干涉其所对应的像素单元。

4.根据权利要求3所述的阵列基板，其特征在于，所述第一条扫描线、第二条扫描线和第三条扫描线短接，并接收所述扫描信号。

5.根据权利要求3所述的阵列基板，其特征在于，所述第一条扫描线、第二条扫描线和第三条扫描线各接收一路所述扫描信号。

6.根据权利要求3所述的阵列基板，其特征在于，每一所述扫描线组还包括沿所述列方向相邻所述第三条扫描线设置的第四条扫描线，所述第四条扫描线接收所述扫描信号，且所述第四条扫描线对应的数据线沿所述列方向延伸，所述第三条扫描线对应的数据线在沿所述列方向延伸至所述第四条扫描线对应的像素单元之前进行所述弯折延伸，且所述第三条扫描线对应的数据线进行所述弯折延伸时不与所述第二条扫描线对应的数据线交叉。

7.一种液晶显示装置，其特征在于，所述液晶显示装置包括根据权利要求1至6任一项所述的阵列基板。

Images