CN203149565U - 一种符合VPX标准的RapidIO接口桥接器 - Google Patents
一种符合VPX标准的RapidIO接口桥接器 Download PDFInfo
- Publication number
- CN203149565U CN203149565U CN 201320149077 CN201320149077U CN203149565U CN 203149565 U CN203149565 U CN 203149565U CN 201320149077 CN201320149077 CN 201320149077 CN 201320149077 U CN201320149077 U CN 201320149077U CN 203149565 U CN203149565 U CN 203149565U
- Authority
- CN
- China
- Prior art keywords
- differential pair
- vpx
- rapidio
- groove
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
本实用新型提出了一种RapidIO接口桥接器，用于插入5槽VPX机箱的插槽，该RapidIO接口桥接器包括：与5槽VPX机箱的通道A相对应的发送差分对A_TX和接收差分对A_RX，与通道B相对应的发送差分对B_TX和接收差分对B_RX，与相对应的发送差分对C_TX和接收差分对C_RX，与相对应的发送差分对D_TX和接收差分对D_RX，其中，发送差分对A_TX与接收差分对B_RX连接，接收差分对A_RX与发送差分对B_TX连接，发送差分对C_TX与接收差分对D_RX连接，接收差分对C_RX与发送差分对D_TX连接。该桥接器获得了直连链路之外的扩展链路。
Description
技术领域
本实用新型涉及一种接口桥接器，特别涉及一种符合VPX标准的RapidIO接口桥接器。
背景技术
VPX总线是VITA(VME International Trade Association，VME国际贸易协会)组织于2007年在其VME总线基础上提出的新一代高速串行总线标准。VPX总线的基本规范、机械结构和总线信号等具体内容均在ANSI/VITA46系列技术规范中定义。
VPX标准在结构上仍然使用欧卡3U和6U尺寸。6U VPX板卡上定义1个8列7行RT2连接器P0和6个16列7行RT2连接器P1～P6。其中，P0为公用连接器，提供了维护管理总线、测试总线和电源信号；P1提供了32对差分对信号和8个单端信号；P2～P6为用户自定义连接器，既可以定义为差分信号，也可以定义为单端信号。
通常的标准5槽VPX机箱内，VITA46的开放互连结构是P1的RapidIO高速数据通道全互连，如图1所示。其中，插槽1具有一路四通道RapidIO接口，插槽1中的1A、1B、1C、1D分别代表插槽1的一个通道RapidIO接口，1A、1B、1C、1D分别包含一个发送差分对和一个接收差分对。插槽2-插槽5具有与插槽1相同的结构。这里，如图1所示，通道RapidIO接口1A、2A、3A、4A统称为通道A，……，通道RapidIO接口1D、2D、3D、4D统称为通道D。
当插槽之间的通道RapidIO接口进行连接时，一个发送差分对和一个接收差分对成为一条通道。如图1中插槽1的通道RapidIO接口1A与插槽2的通道RapidIO接口2A进行连接时，通道RapidIO接口1A的发送差分对与通道RapidIO接口2A的接收差分对组成一条通道。图1所示的RapidIO高速数据通道全互连是指每个插槽的四个通道RapidIO接口分别与其它四个插槽的一个通道RapidIO接口相连接，如图1中插槽1的通道RapidIO接口1A与插槽2的通道RapidIO接口2A相连接，插槽1的通道RapidIO接口1B与插槽3的通道RapidIO接口3A相连接，插槽1的通道RapidIO接口1C与插槽4的通道RapidIO接口4A相连接，插槽1的通道RapidIO接口1D与插槽5的通道RapidIO接口5A相连接。其它插槽的连接情况与之类似，如图1所示，不再赘述。目前RapidIO每条通道单方向信号速率最高可达2.5Gbps，即每路四个通道RapidIO接口的理论最高传输速率可达2.5Gbps×4＝10Gbps。
鉴于目前很多高速信息处理系统中的节点间带宽需求已经超过10G，仅仅一路四通道RapidIO接口已经无法满足要求。
实用新型内容
本实用新型所要解决的技术问题是如何充分利用机箱背板的物理链路，扩展任意插槽间的通信带宽。
本实用新型提出了一种RapidIO接口桥接器，其为接口符合6U VITA46标准的VPX板卡，用于插入5槽VPX机箱的插槽，其特征在于，该RapidIO接口桥接器包括：
与5槽VPX机箱的通道A相对应的发送差分对A_TX和接收差分对A_RX，
与5槽VPX机箱的通道B相对应的发送差分对B_TX和接收差分对B_RX，
与5槽VPX机箱的通道C相对应的发送差分对C_TX和接收差分对C_RX，
与5槽VPX机箱的通道D相对应的发送差分对D_TX和接收差分对D_RX，其中，
发送差分对A_TX与接收差分对B_RX连接，
接收差分对A_RX与发送差分对B_TX连接，
发送差分对C_TX与接收差分对D_RX连接，
接收差分对C_RX与发送差分对D_TX连接。
本实用新型还提出了一种5槽VPX机箱，其特征在于，机箱内的一个插槽或多个插槽插有如上所述的RapidIO接口桥接器。
通过将本实用新型的RapidIO接口桥接器插入5槽VPX机箱的插槽上，能够实现一路四通道串行RapidIO的各通道之间发送差分对和接收差分对的两两交叉转接。这样通过将桥接器插入机箱的某一插槽里，建立特定槽位之间串行RapidIO的通道转接，获得直连链路之外的另外一条扩展链路。
附图说明
图1为现有技术中标准5槽VPX机箱内VITA46的开放互连结构示意图；
图2为本实用新型的RapidIO接口桥接器结构示意图；
图3为本实用新型的安装一个RapidIO接口桥接器的5槽VPX机箱结构示意图；
图4为本实用新型的安装两个RapidIO接口桥接器的5槽VPX机箱结构示意图。
具体实施方式
下面将结合本实用新型的附图，对本实用新型的技术方案进行清楚、完整地描述。
图2为本实用新型的RapidIO接口桥接器结构示意图。RapidIO接口桥接器，其为接口符合6U VITA46标准的VPX板卡，用于插入5槽VPX机箱的插槽，该RapidIO接口桥接器包括
与5槽VPX机箱的通道A相对应的发送差分对A_TX和接收差分对A_RX，
与5槽VPX机箱的通道B相对应的发送差分对B_TX和接收差分对B_RX，
与5槽VPX机箱的通道C相对应的发送差分对C_TX和接收差分对C_RX，
与5槽VPX机箱的通道D相对应的发送差分对D_TX和接收差分对D_RX，其中，
发送差分对A_TX与接收差分对B_RX连接，
接收差分对A_RX与发送差分对B_TX连接，
发送差分对C_TX与接收差分对D_RX连接，
接收差分对C_RX与发送差分对D_TX连接。
图3为本实用新型的安装一个RapidIO接口桥接器的5槽VPX机箱结构示意图。将图2所示的一个RapidIO接口桥接器插入5槽VPX机箱的插槽2中，则实现了插槽1和插槽3之间两路RapidIO链路的建立，一路是插槽1和插槽3之间的原有链路，即通道RapidIO接口1B到通道RapidIO接口3A之间的链路，另一路是插槽1经由插槽2到达插槽3的链路，即通道RapidIO接口1A经由通道RapidIO接口2A、2B到达通道RapidIO接口3B。类似的情况也同时实现了插槽4和插槽5之间两路RapidIO链路的建立，一路是通道RapidIO接口4D到通道RapidIO接口5D之间的链路，另一路是通道RapidIO接口4B经由通道RapidIO接口2C、2D到达通道RapidIO接口5B。
图4为本实用新型的安装两个RapidIO接口桥接器的5槽VPX机箱结构示意图。将图2所示的两个RapidIO接口桥接器插入5槽VPX机箱的插槽2和插槽4中，则实现了插槽1、插槽3和插槽5之间两路RapidIO链路的全互连，即插槽1、插槽3和插槽5之间分别具有两路RapidIO链路。所述链路连接情况与图3所示使用一个RapidIO接口桥接器的情况类似，不再赘述。
Claims (2)
1.一种RapidIO接口桥接器，其为接口符合6U VITA46标准的VPX板卡，用于插入5槽VPX机箱的插槽，其特征在于，该RapidIO接口桥接器包括：
与5槽VPX机箱的通道A相对应的发送差分对A_TX和接收差分对A_RX，
与5槽VPX机箱的通道B相对应的发送差分对B_TX和接收差分对B_RX，
与5槽VPX机箱的通道C相对应的发送差分对C_TX和接收差分对C_RX，
与5槽VPX机箱的通道D相对应的发送差分对D_TX和接收差分对D_RX，其中，
发送差分对A_TX与接收差分对B_RX连接，
接收差分对A_RX与发送差分对B_TX连接，
发送差分对C_TX与接收差分对D_RX连接，
接收差分对C_RX与发送差分对D_TX连接。
2.一种5槽VPX机箱，其特征在于，机箱内的一个插槽或多个插槽插有如权利要求1所述的RapidIO接口桥接器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320149077 CN203149565U (zh) | 2013-03-29 | 2013-03-29 | 一种符合VPX标准的RapidIO接口桥接器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320149077 CN203149565U (zh) | 2013-03-29 | 2013-03-29 | 一种符合VPX标准的RapidIO接口桥接器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203149565U true CN203149565U (zh) | 2013-08-21 |
Family
ID=48977077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201320149077 Expired - Fee Related CN203149565U (zh) | 2013-03-29 | 2013-03-29 | 一种符合VPX标准的RapidIO接口桥接器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203149565U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104317763A (zh) * | 2014-10-29 | 2015-01-28 | 华为数字技术（苏州）有限公司 | 一种串行信号合并装置、系统及方法 |
-
2013
- 2013-03-29 CN CN 201320149077 patent/CN203149565U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104317763A (zh) * | 2014-10-29 | 2015-01-28 | 华为数字技术（苏州）有限公司 | 一种串行信号合并装置、系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10198396B2 (en) | Master control board that switches transmission channel to local commissioning serial port of the master control board | |
| EP3190665A1 (en) | Perpendicular and orthogonal interconnection system and communications device | |
| JP2013168164A5 (zh) | ||
| CN102289422B (zh) | 基于背板总线与高速串行通讯的多级扩展控制系统 | |
| CN209489030U (zh) | 主控机箱和电力电子控制系统 | |
| CN103718658A (zh) | 背板、插框和网络设备 | |
| CN204650513U (zh) | 分布式架构设备及其串口复用电路 | |
| CN106954102A (zh) | 一种光背板子架装置 | |
| CN206820773U (zh) | 一种支持RapidIO和网络双交换功能的板卡 | |
| CN202142054U (zh) | 基于背板总线与高速串行通讯的多级扩展控制系统 | |
| CN106066838B (zh) | 基于fpga多路uart的扩展模件及扩展方法 | |
| JP2017521960A (ja) | バックボード構造及び集中型スイッチング機器 | |
| CN103346982A (zh) | 星形结构RapidIO互连系统及其交换机配置方法 | |
| CN109561032B (zh) | 一种交换机模块及包括其的交换机 | |
| CN203149565U (zh) | 一种符合VPX标准的RapidIO接口桥接器 | |
| CN202008618U (zh) | 机架式刀片的网络信号转接板、机架式刀片 | |
| CN105027518B (zh) | 用于通信设备的互连系统 | |
| CN206097099U (zh) | Uart扩展模件 | |
| CN107948101A (zh) | 一种长距离工业以太网传输的交换机和方法 | |
| CN207339904U (zh) | 一种嵌入式交换机板卡 | |
| CN105591950A (zh) | 一种网络设备及其组件 | |
| CN202103684U (zh) | 实现stm-64帧同步的数字电路 | |
| CN104967482A (zh) | 基于光纤通信的多通道io同步控制系统及方法 | |
| CN201689889U (zh) | 一种以太网物理层用级联电路 | |
| CN205356375U (zh) | 一种多路网络扩展模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130821 Termination date: 20190329 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |