CN202916738U

CN202916738U - 避免休眠模式输出低于截止电压的电源输出级电路

Info

Publication number: CN202916738U
Application number: CN 201220575253
Authority: CN
Inventors: 杨青峰
Original assignee: Acbel Polytech Inc
Current assignee: Acbel Polytech Inc
Priority date: 2012-11-02
Filing date: 2012-11-02
Publication date: 2013-05-01
Anticipated expiration: 2022-11-02

Abstract

本实用新型是一种避免休眠模式输出低于截止电压的电源输出级电路，包含有一电源输出电路、一放电单元、一休眠触发单元及一电压跟随电路；其中该电压跟随电路针对该放电单元的RC电路会于休眠模式进行放电，而调整该RC电路于放电时低压的一端的电压下降幅度，即调整该RC电路第二端电压依高电位输出端降压比例下降；如此，在休眠模式的该电源输出电路的高电位输出端自高压段降至低压段时，该RC电路不会产生充电电流，可确保其输出直流电源的最低电压不会低于预设的低压段，兼具有节能及不令负载关机或重开机的功效。

Description

避免休眠模式输出低于截止电压的电源输出级电路

技术领域

本实用新型关于一种电源供应器，尤指一种电源供应器的电源输出级电路。

背景技术

目前为达到环保节电的目的，目前电脑、服务器或电脑周边产品，如印表机等等均建置有休眠模式，意指当该等电器产品在不运转的低功耗状态，会控制其电源供应电路拉低其输出电压，而达到节能的目的。

请参阅图9所示，为一种具有休眠模式的电源供应器的电源输出级电路50，其包含有：

一电源输出电路，包含有一直流输出单元R1、R2、LED、一高电位输出端Vo及一接地端GND；

一放电单元60，连接于至该电源输出电路的直流输出单元R1、R2、LED、高电位输出端Vo及接地端GND之间；其中该放电单元包含有一分压器R4、R5及一RC负反馈电路，该RC负反馈电路包含有一运算放大器61及一RC电路，该RC电路R3、C1及分压器的下电阻R5连接至该运算放大器61的反向输入端(-)，该运算放大器的正向输入端(+)则连接一参考电压源Vref；

一休眠触发单元70，连接至该放电单元60与接地端GND之间，并供一外部休眠信号源连接；其中该休眠触发单元70包含有一NPN晶体管Q及一并联电阻R6，该并联电阻R6与NPN晶体管Q1串接后再并联至该放电单元60的分压器的下电阻R5。

当上述电源输出级电路50于正常运作模式下，其休眠触发单元70接受该外部休眠信号源输出的高电位信号，如图10A所示，此时NPN晶体管Q会导通到地，使该并联电阻R6与该放电单元60的分压器的下电阻R5并联，由于下电阻R5与并联电阻R6并联后电阻降低，因此，该放电单元60会比较该参考电压源Vref(约2.5V)的电压与下电阻R5压降V3，由于该参考电压源Vref的电压会设定高于下电阻R5压降V3，故运算放大器61输出端电位呈高电压，故RC电路R3、C1并不会连接至接地端GND进行放电，而维持该放电单元60的高电位输出端在高压段(如+32V)。

请再配合参阅图10B所示，当上述电源输出级电路50的休眠触发单元70接受该外部休眠信号源输出的低电位信号(休眠信号)，此时NPN晶体管Q将不导通，且该并联电阻R6不再与该下电阻R5并联而浮接NC，使得下电阻R5的压降提升并超过该参考电压源Vref的电压，故该运算放大器61输出端电位呈低电位，即该运算放大器61的输出端等效电路会连接到地，令该高电位输出端Vo通过上电阻R4及该RC电路R3、C1对地GND进行放电，快速地将其高压段拉至一低压段(如+12V)，而达到降低直流电源目的。

然而，请配合参阅图11所示，为上述电源输出级电路50于进入休眠模式时，自高压段拉至低压段期间的各节点电压波形图；由图中可知，当NPN晶体管Q由导通至不导通瞬间(T1至T2之间)，该下电阻R5的压降突升(>2.5V)，此时原本运算放大器61通过该直流输出单元的电阻R1连接至该高电位输出端Vo的输出端电压电压V1(约30V)会陡降至该运算放大器61输出端内部的箝位电位(约2.5V)，而抽取高电位输出端电流I_Vo，使其高压段(+32V)会开始降低至低压段(+12V)，在此同时，RC电路R3、C1的电容C1也因该运算放大器61输出端陡降至该运算放大器输出端内部的箝位电位(约2.5V)，而快速放电。

理想上，该高电位输出端Vo应该在到达低压段后即维持，但该高电位输出端Vo应该在接近低压段时，该运算放大器61输出端的电位已上升，此时RC电路的电容C1会因此开始充电，而充电电流使得下电阻R5压降略为上升，而使其电压降低速度变慢，而无法立即反应该高电位输出端Vo已到达低压段的状态予该运算放大器61；故如图11所示，该电容C1在充电过程中，其下电阻R5压降仍高于参考电压源Vref的电压(2.5V)，故该运算放大器61的输出端电位又拉低，持续抽该高电位输出端的电流I_Vo，使得高电位输出端Vo电位低于低压段；待经过一段T3时间后，该下电阻R5压降V3已低于参考电压源的电压(2.5V)，才使该运算放大器61的输出端呈现高电位，令RC电路R3、C1的电容C1稳定充电，而该高电位输出端Vo电位也恢复至低压段。然而，在T3时间中该高电位输出端电压已低于低压段，而使该电器产品自休眠模式进入关机模式或重开机模式。

因此，具有休眠模式的电源供应器的电源输出级电路若因节能而造成该电器产品关机或重开机模式，影响正常运作，将无法为使用者所接受，有必要进一步改良之。

发明内容

有鉴于上述电源供应器的电源输出级电路因进入休眠模式而输出电压低于系统截止电压，使系统重开机的技术缺陷，本实用新型主要目的系提供一种避免休眠模式输出低于截止电压的电源输出级电路。

欲达上述目的所使用的主要技术手段系令该电源输出级电路包含有：

一电源输出电路，包含有一直流输出单元、一高电位输出端及一接地端；

一放电单元，连接于至该电源输出电路的直流输出单元、高电位输出端及接地端之间；其中该放电单元包含有一分压器及一RC负反馈电路，该RC负反馈电路包含有一运算放大器及一RC电路，该RC电路的第一端及分压器的下电阻连接至该运算放大器的反向输入端，该运算放大器的正向输入端则连接一参考电压源，又该运算放大器的输出端连接至该RC电路的第二端；

一休眠触发单元，连接至该放电单元与接地端之间，并供一外部休眠信号源连接；其中该休眠触发单元包含有一电子开关及一并联电阻，该并联电路与电子开关串接后再并联至该放电单元的分压器的下电阻；及

一电压跟随电路，连接至该RC电路的第二端，于RC电路放电期间，调整该RC电路第二端电压依高电位输出端降压比例下降。

上述本实用新型主要加入电压跟随电路于电容的第二端，使该放电单元进入休眠模式后，其电容第二端电压低于第一端而开始放电时，由该电压跟随电路控制其第二端电压随着高电位输出端的降压比例下降，维持RC电路放电；如此，该电源输出电路的高电位输出端自高压段降至低压段时，该电容不会因为该运算放大器输出端电位提升而使得第二端电压高于第一端电压而产生充电电流，故下阻电在不受该充电电流影响，而单纯反应高电位输出端自高压段降至低压段，令该该运算放大器输出端电位升回高电位，令RC电路不再放电；是以，本实用新型电源输出级电路可确保在接受休眠信号后，所输出直流电源的最低电压不会低于预设的低压段，兼具有节能及不令负载关机或重开机的功效。

附图说明

图1为本实用新型电源输出级电路第一较佳实施例的电路图。

图2A为图1于正常运作模式的等效电路图。

图2B为图1于休眠模式的等效电路图。

图3为图1于休眠模式的各节点电压波形图。

图4为本实用新型电源输出级电路第一较佳实施例的电路图。

图5A为图4于正常运作模式的等效电路图。

图5B为图4于休眠模式的等效电路图。

图6为图4于休眠模式的各节点电压波形图。

图7为一种三端可调分流基准源的电路图。

图8A为本实用新型电源输出级电路第三较佳实施例电路图。

图8B为本实用新型电源输出级电路第四较佳实施例电路图。

图9为既有电源输出级电路的电路图。

图10A为图9于正常运作模式的等效电路图。

图10B为图9于休眠模式的等效电路图。

图11为图9于休眠模式的各节点电压波形图。

其中，附图标记：

10电源输出电路 20放电单元

21运算放大器 22晶体管

23二极管 30休眠触发单元

50电源输出电路 60放电单元

61运算放大器 70休眠触发单元

具体实施方式

首先请参阅图1所示，为本实用新型电源输出级电路10的第一较佳实施例的电路图，其包含有：

一放电单元20，连接于至该电源输出电路的直流输出单元R1、R2、LED、高电位输出端Vo及接地端GND的间；其中该放电单元20包含有一分压器R4、R6及一RC负反馈电路，该RC负反馈电路包含有一运算放大器21及一RC电路R3、C1，该RC电路R3、C1的第一端及分压器的下电阻R5连接至该运算放大器21的反向输入端(-)，该运算放大器21的正向输入端(+)则连接一参考电压源Vref，又该运算放大器21的输出端连接至该RC电路R3、C1的第二端；

一休眠触发单元30，连接至该放电单元20与接地端GND之间，并供一外部休眠信号源连接；其中该休眠触发单元30包含有一电子开关Q及一并联电阻R6，该并联电阻R6与电子开关Q串接后再并联至该放电单元20的分压器的下电阻R5；该电子开关Q为一晶体管，于本实施中采用NPN晶体管；及

一电压跟随电路，连接至该RC电路R3、C1的第二端，于RC电路R3、C1放电期间，调整该RC电路R3、C1第二端电压，使其依高电位输出端降压比例下降；于本实施例，该电压跟随电路为一稽纳二极管ZD。

请配合参阅图2A所示，当本实用新型的电源输出级电路10为正常运作模式，其电子开关Q接收该休眠信号源输出的高电位信号，此时，该NPN晶体管Q导通而使并联电阻R6与下电阻R5并联，拉低该下电阻R5的压降而低于该参考电压源电压Vref，使该运算放大器21输出端呈高电位，此时该稽纳二极管ZD未崩溃导通，且RC电路R3、C1不放电，维持该高电位输出端Vo电压在高压段。

请配合参阅图2B所示，当本实用新型的电源输出级电路10的电子开关Q接收该休眠信号源输出的低电位信号，该NPN晶体管Q即不导通而进入休眠模式，此时并联电阻R6不再与下电阻并联而呈浮接NC，令该下电阻R5的压降升高且高于该参考电压源Vref电压，此时该运算放大器21输出端的等效电路会导通至接地GND，并维持在一箝位电位(端视该运算放大器的阻抗而定，以2.5V为例)。由于该运算放大器输出端电位徒降(自30V降低至2.5V)，此时该稽纳二极管ZD的阳极电位会降低，而崩溃维持一定压降，故该RC电路R3、C1的电容C1第二端的电压为高电位输出端Vo的电压减去稽纳二极管ZD的崩溃电压，由于第二端电压低于第一端电压，故RC电路R3、C1开始放电，而电容C1第二端电压始即随着高电位输出端Vo的电压减低的比例而下降，如图3所示，电容C1第二端电压V2即跟随高电位输出端Vo的电压降低速率下降，波形几乎呈平行下降。如此持续到高电位输出端Vo的电压到达预设的低压段时，电容C1第一端电压会接近第二端电压，但不会低于第二端电压，故电容C1不会产生充电电流而流经下电阻R5；如此，该下电阻R5即可单纯地反应该高电位输出端Vo的电压变化至反向输入端(-)，而不受RC电路R3、C1的影响，故该运算放大器21可于该高电位输出端Vo的电压已达预设的低压段时，将输出端电位拉高至高电位，使RC电路R3、C1不再放电而拉低该高电位输出端Vo的电压，令高电位输出端Vo维持在低压段且不低于低压段。

请参阅图4所示，为本实用新型电源输出级电路10b的第二较佳实施例，其与第一较佳实施例大致相同，但该电压跟随电路为一限流电阻R1，该限流电阻R1连接于RC电路R3、C1与该运算放大器21输出端之间，即通过RC电路的电阻R3连接至该电容C1的第二端；较佳的是，可将该直流输出单元的第一电阻R1作为本实施例电压跟随电路的限流电阻R1，可兼具有电子元件成本节省效益。

本实施例进入休眠模式时，该限流电阻R1因串接在RC电路R3、C1放电路径上，故如图5A及图5B所示，该电容C1第二端电压V2及限流电阻与RC电路连接节点电压V1同步跟随该高电位输出端Vo电压下降比例而降低，波形几乎呈平行下降，如图6所示。如此持续到高电位输出端Vo的电压到达预设的低压段时，电容C1第一端电压会接近第二端电压，但不会低于第二端电压，故电容C1不会产生充电电流而流经下电阻R5；如此，该下电阻R5即可单纯地反应该高电位输出端的电压已达预设的低压段予运算放大器21的反向输入端(-)，而不受RC电路R3、C1的影响，故该运算放大器21可于该高电位输出端Vo的电压已达预设的低压段时，将输出端电位拉高至高电位，使RC电路R3、C1不再放电而拉低该高电位输出端Vo的电压，令高电位输出端Vo维持在低压段且不低于低压段。

此外，请参阅图7所示，为一具有良好的热稳定性能的三端可调分流基准源(TL431)的内部电路，其包含有一运算放大器21、晶体管22及与之并联的二极管23，故如图8A及图8B所示，可取代上述运算放大器实现放电单元的电路，即其该阳极(+)连接至接地端GND，该阴极(-)连接至该RC电路R3、C1的第二端，而参考端Vref则连接该参考电压源。

综上所述，本实用新型主要加入电压跟随电路于电容的第二端，使该放电单元进入休眠模式后，其电容第二端电压低于第一端而开始放电时，由该电压跟随电路控制其第二端电压随着高电位输出端的降压比例下降，维持RC电路放电；如此，该电源输出电路的高电位输出端自高压段降至低压段时，该电容不会因为该运算放大器输出端电位提升而使得第二端电压高于第一端电压而产生充电电流，故下阻电在不受该充电电流影响，而单纯反应高电位输出端自高压段降至低压段，令该该运算放大器输出端电位升回高电位，令RC电路不再放电；是以，本实用新型电源输出级电路可确保在接受休眠信号后，所输出直流电源的最低电压不会低于预设的低压段，兼具有节能及不令负载关机或重开机的功效。

Claims

1.一种避免休眠模式输出低于截止电压的电源输出级电路，其特征在于，包含：

2.如权利要求1所述的电源输出级电路，其特征在于，电压跟随电路包含有一稽纳二极管，其阴极连接至该高电位输出端，而阳极则连接至该电容的第二端。

3.如权利要求2所述的电源输出级电路，其特征在于，该直流输出单元包含有一光耦合器的发光二极管及与之串接的到高电位输出端的第一电阻，以及一并联该发光二极管及第一电阻的第二电阻。

4.如权利要求1所述的电源输出级电路，其特征在于，该电压跟随电路包含有一限流电阻，连接于该RC电路的第二端及该运算放大器输出端之间。

5.如权利要求4所述的电源输出级电路，其特征在于，该直流输出单元包含有一光耦合器的发光二极管及与之并联的电阻。

6.如权利要求1至5中任一所述的电源输出级电路，其特征在于，该运算放大器为一个三端可调分流基准源，其包含有一阳极、一阴极及一参考端；其中该阳极连接至接地端，该阴极连接至该RC电路的第二端，而参考端则连接该参考电压源。

7.如权利要求1至5中任一所述的电源输出级电路，其特征在于，该电子开关为一晶体管。

8.如权利要求6所述的电源输出级电路，其特征在于，该电子开关为一晶体管。

9.如权利要求7所述的电源输出级电路，其特征在于，该电子开关为一NPN晶体管。

10.如权利要求8所述的电源输出级电路，其特征在于，该电子开关为一NPN晶体管。