CN202870803U

CN202870803U - 数据加载装置及基于数据加载装置的航空电子装置

Info

Publication number: CN202870803U
Application number: CN 201220462853
Authority: CN
Inventors: 温建云; 李理; 李佳峻
Original assignee: Sichuan Jiuzhou Electric Group Co Ltd
Current assignee: Sichuan Jiuzhou Electric Group Co Ltd
Priority date: 2012-09-12
Filing date: 2012-09-12
Publication date: 2013-04-10
Anticipated expiration: 2022-09-12

Abstract

本实用新型涉及数据传输电路设计领域，尤其是涉及一种数据加载装置及基于数据加载装置的航空电子装置。本装置针对现有技术中存在的问题，提供一种数据加载装置及基于数据加载装置的航空电子装置，用于安全启动航空电子装置正常工作，保证航空电子装置的安全性，使用灵活方便，具有很强的实用性。本装置包括数据加载装置、DSP芯片、FPGA芯片、第三总线接口芯片、第二存储器，所述数据加载装置与第三总线接口芯片一端双向通讯连接，所述第三总线接口芯片另一端、FPGA芯片、第二存储器分别与DSP芯片双向通讯连接。本装置主要应用于航空电子装置设计领域。

Description

数据加载装置及基于数据加载装置的航空电子装置

技术领域

本实用新型涉及数据传输电路设计领域，尤其是涉及一种数据加载装置及基于数据加载装置的航空电子装置。

背景技术

在航空电子设备，特别是军用航空电子设备或具有保密要求的机载电子设备的开发过程中，为保证设备的安全性，防止设备被敌方截获后解析部分系统特征，要求设备硬件采用可重构标准平台设计，消除可反推系统特征的硬件设计环节。

实用新型内容

本实用新型所要解决的技术问题是：针对现有技术存在的问题，提供一种数据加载装置及基于数据加载装置的航空电子装置，通过数据加载装置将上位机（计算机）发送的核心加载程序和参数存入FLASH存储器，并通过数据加载装置的总线接口芯片将核心加载程序和参数发送并存储至SRAM芯片中，用于启动航空电子装置正常工作，保证航空电子装置的安全性，使用灵活方便，具有很强的实用性。

本实用新型采用的技术方案如下：

一种数据加载装置包括处理器、第一总线接口芯片、第二总线接口芯片，所述第一总线接口芯片一端与计算机双向通讯连接，处理器分别与第一总线接口芯片另一端、第二总线接口芯片一端双向通讯连接，所述第二总线接口芯片另一端作为输出端。

所述第一总线接口芯片是USB总线接口芯片或RS-232总线接口芯片。

所述第二总线接口芯片是USB总线接口芯片、CAN总线接口芯片或RS-422总线接口芯片。

数据加载装置还包括第一存储器。

所述第一存储器是FLASH存储器。

基于数据加载装置的航空电子装置，还包括DSP芯片、FPGA芯片、第三总线接口芯片、第二存储器，所述第二总线接口芯片另一端与第三总线接口芯片一端双向通讯连接，所述第三总线接口芯片另一端、FPGA芯片、第二存储器分别与DSP芯片双向通讯连接。

所述第三总线接口芯片是USB总线接口芯片、CAN总线接口芯片或RS-422总线接口芯片。

所述第二存储器包括第一SRAM存储器、第二SRAM存储器。

所述DSP芯片与FPGA芯片通过同步串行总线通讯。

综上所述，由于采用了上述技术方案，本实用新型的有益效果是:

当数据加载装置及基于数据加载装置的航空电子装置通电后，操作人员操作数据加载装置通过总线启动航空电子装置使其工作，保证航空电子装置的安全性，使用灵活方便，具有很强的实用性。

当切断航空电子装置电源或出现紧急状态断电后，航空电子装置上存储的核心加载程序和参数全部丢失，功能也全部丧失。当需要再次通电工作时，必须通过数据加载装置重新对航空电子装置进行程序和参数信息加载。

附图说明

本实用新型将通过例子并参照附图的方式说明，其中：

图1是本实用新型原理框图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

优选实施例

实施例一：一种数据加载装置包括处理器、第一总线接口芯片、第二总线接口芯片，所述第一总线接口芯片一端与计算机双向通讯连接，处理器分别与第一总线接口芯片另一端、第二总线接口芯片一端双向通讯连接，所述第二总线接口芯片另一端作为输出端。

实施例二：在实施例一基础上，所述第一总线接口芯片是USB总线接口芯片或RS-232总线接口芯片。

实施例三：在实施例一或二基础上所述第二总线接口芯片是USB总线接口芯片、CAN总线接口芯片或RS-422总线接口芯片。

实施例四：在实施例三基础上，所述数据加载装置还包括第一存储器。

实施例五：在实施例四基础上，所述第一存储器是是FLASH存储器。

实施例六：如图1所示，在实施例一基础上，所述基于数据加载装置的航空电子装置还包括DSP芯片、FPGA芯片、第三总线接口芯片、第二存储器，所述第二总线接口芯片另一端与第三总线接口芯片一端双向通讯连接，所述第三总线接口芯片另一端、FPGA芯片、第二存储器分别与DSP芯片双向通讯连接。

实施例七：在实施例六基础上，第三总线接口芯片是USB总线接口芯片、CAN总线接口芯片或RS-422总线接口芯片。

实施例八：在实施例七基础上，所述第二存储器包括第一SRAM存储器、第二SRAM存储器。

实施例九，在实施例八基础上，所述DSP芯片与FPGA芯片通过同步串行总线通讯。

工作过程是：

1）基于数据加载装置的航空电子装置固化了不涉密的驻留程序，即DSP芯片初始化程序及通过总线接口芯片与数据加载装置通信的程序。

2）航空电子装置的启动程序（包括DSP芯片加载程序和FPGA芯片配置程序）由通用的计算机通过第一总线接口芯片发送给数据加载装置的处理器（包括DSP芯片、单片机或ARM处理器、FPGA芯片等），处理器接收到启动程序后，将其存储于第一存储器（FLASH存储器）中。

3）当基于数据加载装置的航空电子装置和数据加载装置通电后，通过第二总线接口芯片将数据加载装置存储于第一存储器的启动程序发送至航空电子装置的DSP芯片。

4）航空电子装置的DSP芯片将DSP芯片加载程序存储于第一SRAM存储器（DSP芯片将第一SRAM存储器映射为外部程序存储空间）中，将FPGA芯片配置程序缓存于第二SRAM存储器（DSP将第二SRAM存储器映射为外部数据存储空间）中。当程序全部接收完成后，DSP芯片从第二SRAM存储器中读取FPGA配置程序，并通过同步串行接口发送给FPGA芯片。当FPGA芯片配置成功后，DSP芯片设置PC（Program Counter 程序计数器）指针指向第一SRAM存储器中的DSP加载程序起始地址开始执行加载程序。此时再通过数据加载装置将涉密的工作参数信息在线加载给航空电子装置。航空电子装置将其存入第二SRAM存储器中，在使用时再将其读出。

5）当切断航空电子装置电源或出现紧急状态断电后，航空电子装置的第一SRAM存储器、第二SRAM存储器上存储的程序全部丢失，功能也全部丧失。当需要再次通电工作时，必须通过数据加载装置重新对航空电子装置进行程序和参数信息加载。

本说明书中公开的所有特征，除了互相排斥的特征以外，均可以以任何方式组合。

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

Claims

1.一种数据加载装置，其特征在于包括处理器、第一总线接口芯片、第二总线接口芯片，所述第一总线接口芯片一端与计算机双向通讯连接，处理器分别与第一总线接口芯片另一端、第二总线接口芯片一端双向通讯连接，所述第二总线接口芯片另一端作为输出端。

2.根据权利要求1所述的数据加载装置，其特征在于所述第一总线接口芯片是USB总线接口芯片或RS-232总线接口芯片。

3.根据权利要求1或2所述的一种数据加载装置，其特征在于所述第二总线接口芯片是USB总线接口芯片、CAN总线接口芯片或RS-422总线接口芯片。

4.根据权利要求3所述的数据加载装置，其特征在于还包括第一存储器。

5.根据权利要求4所述的数据加载装置，其特征在于所述第一存储器是FLASH存储器。

6.基于权利要求1所述的数据加载装置的航空电子装置，其特征在于还包括DSP芯片、FPGA芯片、第三总线接口芯片、第二存储器，所述第二总线接口芯片另一端与第三总线接口芯片一端双向通讯连接，所述第三总线接口芯片另一端、FPGA芯片、第二存储器分别与DSP芯片双向通讯连接。

7.根据权利要求6所述基于数据加载装置的航空电子装置，其特征在于所述第三总线接口芯片是USB总线接口芯片、CAN总线接口芯片或RS-422总线接口芯片。

8.根据权利要求7所述基于数据加载装置的航空电子装置，其特征在于所述第二存储器包括第一SRAM存储器、第二SRAM存储器。

9.根据权利要求8所述基于数据加载装置的航空电子装置，其特征在于所述DSP芯片与FPGA芯片通过同步串行总线通讯。