CN202838091U - 一种支持sr5690冗余设计的双桥片主板 - Google Patents
一种支持sr5690冗余设计的双桥片主板 Download PDFInfo
- Publication number
- CN202838091U CN202838091U CN 201220248647 CN201220248647U CN202838091U CN 202838091 U CN202838091 U CN 202838091U CN 201220248647 CN201220248647 CN 201220248647 CN 201220248647 U CN201220248647 U CN 201220248647U CN 202838091 U CN202838091 U CN 202838091U
- Authority
- CN
- China
- Prior art keywords
- north
- bridge
- cpu
- south bridge
- godson
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本实用新型涉及一种支持SR5690冗余设计的双桥片主板，包括CPU-南北桥系统1、CPU-南北桥系统2和监控电路；CPU-南北桥系统1和CPU-南北桥系统2对称设置在监控电路的两侧；CPU-南北桥系统1和CPU-南北桥系统2结构相同；均包括依次连接龙芯3A CPU1、北桥和南桥；北桥包括芯片SR5690；南桥包括芯片SP5100；北桥通过A-Link bus与南桥连接；龙芯3A CPU1和龙芯3A CPU2均包括数据采集卡和内存插槽。本实用新型设计的双桥片主板的架构平台，从冗余设计方面来保证龙芯3A CPU的可靠稳定运行，保证可靠数据和业务在遭受意外情况下仍能正常运行。本实用新型同样也适用于X86CPU平台。
Description
技术领域
本实用新型涉及一种双桥片主板，具体涉及一种支持SR5690冗余设计的双桥片主板。
背景技术
龙芯3号系列CPU包括4核心3A，8核心3B，8核心或者16核心3C的CPU，以及后续开发的其他系列的CPU。龙芯3A CPU已经量产，其他两种CPU还处于研发阶段。
龙芯3号CPU是一款通用的多核的CPU，采用MIPS架构，完全可以实现Intel和AMDX86架构CPU的功能，尽管在性能方面比X86CPU还稍微落后一些，但在绝大部分领域可以完全代替X86CPU。
尽管龙芯3A和3B CPU已经面世，但一直没有解决“用”的关键问题，即一直没有找到与龙芯CPU配套且能正常工作的南北桥chipsets和外围设备。为解决龙芯CPU的实用问题，曾经探讨了“龙芯3CPU+SIS公司chipsets”,“龙芯3CPU+NVIDIA公司chipsets”的可能性，并研发了主板样品，但最终没有成功。
龙芯3系列CPU限于技术保护，无法分享X86CPU成功的经验，因此存在bug在所难免。
龙芯3号系列CPU的出现打破了中国高性能服务器领域无芯的尴尬局面，把中国的IT行业带上了一个新的高度。但接下来面临一个严峻的问题就是CPU的产业化问题，如果解决不好产业化的问题，那龙芯CPU仍是一个不能实用只是概念意义的CPU，只能停留在实验室里。由于龙芯3号系列CPU面世的时间短，各种配套的应用方案有待设计和创造。
怎样保证龙芯CPU平台可靠稳定的运行是摆在龙芯CPU发展道路上的一个课题。X86平台有各种各样成熟的机制来保证X86平台稳定运行，而龙芯CPU平台目前可以说是刚刚起步阶段。
实用新型内容
针对现有技术存在的不足，本实用新型提供一种支持SR5690冗余设计的双桥片主板，本实用新型设计的双桥片主板的架构平台，从冗余设计方面来保证龙芯3A CPU的可靠稳定运行，保证可靠数据和业务在遭受意外情况下仍能正常运行。本实用新型同样也适用于X86CPU平台。
本实用新型的目的是采用下述技术方案实现的：
一种支持SR5690冗余设计的双桥片主板，其改进之处在于，所述双桥片主板包括CPU-南北桥系统1、CPU-南北桥系统2和监控电路；所述CPU-南北桥系统1和CPU-南北桥系统2对称设置在所述监控电路的两侧；
所述CPU-南北桥系统1包括依次连接龙芯3ACPU1、北桥1和南桥1；所述北桥1包括芯片SR5690；所述南桥1包括芯片SP5100；所述北桥1通过A-Link bus与南桥1连接；
所述CPU-南北桥系统2包括依次连接龙芯3ACPU2、北桥2和南桥2；所述北桥2包括芯片SR5690；所述南桥2包括芯片SP5100；所述北桥2通过A-Link bus与南桥2连接；
所述龙芯3A CPU1和龙芯3A CPU2均包括数据采集卡和内存插槽。
本实用新型提供的一种优选的技术方案是：所述双桥主板包括非易失存储介质和远程控制终端设备；所述非易失存储介质分别与南桥1和南桥2连接；所述远程控制终端设备与所述监控电路连接。
本实用新型提供的一种较优选的技术方案是：所述远程控制终端设备通过百兆或千兆以太网与监控电路连接。
本实用新型提供的第二优选的技术方案是：所述CPU-南北桥系统1包括串口1、串口2和网口1；所述串口1与所述龙芯3A CPU1连接；所述网口1通过PCIE总线与所述北桥1连接；所述串口2与所述南桥1连接；
所述CPU-南北桥系统2包括串口3、串口4和网口2；所述串口3与所述龙芯3A CPU2连接；所述网口2与通过PCIE总线所述北桥2连接；所述串口4与所述南桥2连接。
本实用新型提供的另一较优选的技术方案是：所述串口1、串口2、网口1、串口3、串口4和网口2分别与所述监控电路连接。
本实用新型提供的第三优选的技术方案是：所述CPU-南北桥系统1包括上下电控制、复位电路1；所述CPU-南北桥系统2包括上下电控制、复位电路2；所述上下电控制、复位电路1和上下电控制、复位电路2分别与所述监控电路连接。
本实用新型提供的第四优选的技术方案是：所述龙芯3A CPU1通过HT1bus与北桥1连接；所述龙芯3ACPU2通过HT1bus与北桥2连接。
本实用新型提供的第五优选的技术方案是：所述龙芯3A CPU1通过HT0bus与所述龙芯3ACPU2连接。
本实用新型提供的第六优选的技术方案是：所述北桥1和北桥2均包括AMD chipsetSR5670和SR5650；所述南桥1和南桥2均包括AMD chipset SP5100R和SP5100RS；所述CPU1和CPU2为龙芯3号系列的CPU，包括龙芯3A、3B和3C。
本实用新型提供的一种较优选的技术方案是：从所述龙芯3A CPU1至少引出一条线GPIO1连接至所述监控电路；从所述北桥1至少引出一条线GPIO2连接至所述监控电路；从所述南桥1上至少引出一条线GPIO3连接至所述监控电路；
从所述龙芯3A CPU2至少引出一条线GPIO4连接至所述监控电路；从所述北桥2至少引出一条线GPIO5连接至所述监控电路；从所述南桥2上至少引出一条线GPIO6连接至所述监控电路。
本实用新型提供的另一较优选的技术方案是：所述监控电路采用基板管理控制器芯片搭建或采用单片机芯片搭建；所述监控电路采用辅助电源供电；所述监控电路的默认状态是上电状态。
本实用新型提供的再一较优选的技术方案是：所述远程控制终端设备包括远程控制台。
与现有技术相比，本发明达到的有益效果是：
1、2套“CPU-南北桥系统”互为冗余、备份，当一套“CPU-南北桥系统”出现故障或者出现异常，监控电路立即关掉这套系统，并立即开启另一套“CPU-南北桥系统”，保证了关键业务在最短的时间内得到恢复运行，增强了支持SR5690冗余设计的双桥片主板运行的健壮性。
2、通过引出CPU的GPIO引线和串口，并在基本输入输出系统（Basic Input Output System，BIOS）程序内编写相关的功能，实现了BIOS阶段的监控；常规的系统，只能实现在操作系统（Operating System，OS）阶段监控。
3、实现了支持SR5690冗余设计的双桥片主板中最主要的三款芯片，即龙芯3A CPU、北桥、南桥都能被监控。
4、每款芯片的监控都采用双途径设计，保证了监控信息的准确性：例如龙芯3A CPU1采用GPIO1和串口1两种途径。
5、共享的“硬盘或flash等非易失性存储介质”设计，为2套“CPU-南北桥系统1”和“CPU-南北桥系统2”之间的业务信息的传递提供最准确的信息保证。
6、‘远程控制终端设备’能够时时得到2套“CPU-南北桥系统”的运行情况。
附图说明
图1是本实用新型提供的支持SR5690冗余设计的双桥片主板原理图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步的详细说明。
如图1所示，图1是本实用新型提供的支持SR5690冗余设计的双桥片主板原理图；双桥片主板包括CPU-南北桥系统1、CPU-南北桥系统2和监控电路；CPU-南北桥系统1和CPU-南北桥系统2对称设置在监控电路的两侧；
CPU-南北桥系统1包括依次连接龙芯3A CPU1、北桥1和南桥1；北桥1通过A-Link bus与南桥1连接；CPU-南北桥系统2包括依次连接龙芯3A CPU2、北桥2和南桥2；所述北桥2通过A-Link bus与南桥2连接；A-Link bus是AMD公司对PCIE bus进行改进发展而成的连接南北桥的总线。这里的南北桥是指AMD公司研发的一系列南北桥。北桥包括AMD chipsetSR5690，SR5670，SR5650。南桥包括AMD chipset SP5100，SP5100R，SP5100RS。
龙芯3ACPU1和龙芯3ACPU2均包括数据采集卡和内存插槽。
龙芯3ACPU1通过HT1bus与北桥1连接；龙芯3ACPU2通过HT1bus与北桥2连接。龙芯3ACPU1通过HT0bus与龙芯3ACPU2连接。
HT(Hyper Transport)bus：AMD CPU的总线，或者龙芯CPU的总线。上述CPU是指AMD公司的拥有HT bus的CPU，或者中科院研发的龙芯3号系列的CPU，包括3A、3B和3C
从龙芯3A CPU1至少引出一条线GPIO1连接至监控电路；从北桥1至少引出一条线GPIO2连接至监控电路；从南桥1上至少引出一条线GPIO3连接至监控电路；
从龙芯3A CPU2至少引出一条线GPIO4连接至监控电路；从北桥2至少引出一条线GPIO5连接至监控电路；从南桥2上至少引出一条线GPIO6连接至监控电路。GPIO（GeneralPurpose Input Output），指通用输入/输出。
2套CPU+南北桥系统互为冗余、互为备份，其内部连接方式和外部连接方式相同。
双桥片主板还包括非易失存储介质和远程控制终端设备；非易失存储介质分别与南桥1和南桥2连接；远程控制终端设备包括远程控制台，监控电路通过百兆或千兆以太网络与远程的终端相连，可以时时向远端控制台发送监控信息。
CPU-南北桥系统1包括串口1、串口2和网口1；串口1与龙芯3A CPU1连接；网口1通过PCIE总线与北桥1连接；串口2与南桥1连接；
CPU-南北桥系统2包括串口3、串口4和网口2；串口3与龙芯3A CPU2连接；网口2与通过PCIE总线北桥2连接；串口4与南桥2连接。
串口1、串口2、网口1、串口3、串口4和网口2分别与监控电路连接。
CPU-南北桥系统1还包括上下电控制、复位电路1；所述CPU-南北桥系统2还包括上下电控制、复位电路2；上下电控制、复位电路1和上下电控制、复位电路2分别与监控电路连接。上下电控制、复位电路均由监控电路来控制。
监控电路可以采用BMC（Baseboard Management Controller，基板管理控制器）芯片（例如Aspeed公司的AST2300，或者AST2050）搭建，也可以采用简单的单片机（MCU）芯片搭建。此电路需要用standby（辅助电源）供电，即2套CPU-南北桥系统还未开机的情况下，监控电路必须有电。监控电路通过百兆或千兆以太网络与远程的终端相连，可以时时向远端控制台发送监控信息。
硬盘或flash等非易失性存储介质为2套CPU-南北桥系统共享。
本实用新型提供的支持SR5690冗余设计的双桥片主板工作原理如下：
2套CPU-南北桥系统互为冗余、备份，当一套系统出现故障或者出现异常，监控系统立即关掉这套系统，并立即开启另一套系统，保证了关键业务在最短的时间内得到恢复运行，增强了系统运行的健壮性。
（1）限制条件：2套‘CPU-南北桥系统’同时间只能1套在工作。初始状态：2套系统都没有工作，现在准备给‘系统1’上电，使其开始工作。
（2）监控电路控制上下电控制、复位电路1中的上电信号线，给CPU-南北桥系统1上电。
CPU1开始基本输入输出系统（Basic Input Output System，BIOS）运行，并在BIOS运行阶段控制CPU1的GPIO1发规则的脉冲信号给监控电路，表明CPU-南北桥系统1运行正常，并同时控制串口1给监控电路在约定的时间间隔内发送约定的信号代码（例如FE）；
如果监控电路同时检测到GPIO1和串口1的信号正常，那么不会干预CPU-南北桥系统1的启动过程；如果检测任意一路信号出现异常，就会控制上下电控制、复位电路1进行关机下电，并立即控制上下电控制、复位电路2，使CPU-南北桥系统2进行工作。如果此时，监控电路通过监控GPIO4和串口3发现CPU-南北桥系统2工作也出现了异常，就会通知远程控制终端设备整个CPU-南北桥系统已经崩溃。
（3）BIOS启动完成，进入操作系统（Operating System，OS）阶段后，使能GPIO2，GPIO3，网口1，串口2给监控电路发送事先约定好的信号代码；
而在BIOS启动阶段使能的GPIO1,串口1仍继续工作。如果发现任意一个检测接口出现问题，就会控制上下电控制、复位电路1进行关机下电，并立即控制上下电控制、复位电路2，使CPU-南北桥系统2进行工作。如果此时，监控电路通过监控GPIO4和串口3发现CPU-南北桥系统2工作也出现了异常，就会通知远程控制终端设备整个CPU-南北桥系统已经崩溃。
本实用新型提供的支持SR5690冗余设计的双桥片主板包括的2套CPU-南北桥系统互为冗余、备份，当一套系统出现故障或者出现异常，监控系统立即关掉这套系统，并立即开启另一套系统，保证了关键业务在最短的时间内得到恢复运行，增强了系统运行的健壮性。
最后应当说明的是：以上实施例仅用以说明本实用新型的技术方案而非对其限制，尽管参照上述实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本实用新型的具体实施方式进行修改或者等同替换，而未脱离本实用新型精神和范围的任何修改或者等同替换，其均应涵盖在本实用新型的权利要求范围当中。
Claims (12)
1.一种支持SR5690冗余设计的双桥片主板，其特征在于，所述双桥片主板包括CPU-南北桥系统1、CPU-南北桥系统2和监控电路；所述CPU-南北桥系统1和CPU-南北桥系统2对称设置在所述监控电路的两侧；
所述CPU-南北桥系统1包括依次连接龙芯3ACPU1、北桥1和南桥1；所述北桥1包括芯片SR5690；所述南桥1包括芯片SP5100；所述北桥1通过A-Link bus与南桥1连接；
所述CPU-南北桥系统2包括依次连接龙芯3A CPU2、北桥2和南桥2；所述北桥2包括芯片SR5690；所述南桥2包括芯片SP5100；所述北桥2通过A-Link bus与南桥2连接；
所述龙芯3A CPU1和龙芯3A CPU2均包括数据采集卡和内存插槽。
2.如权利要求1所述的支持SR5690冗余设计的双桥片主板，其特征在于，所述双桥主板包括非易失存储介质和远程控制终端设备；所述非易失存储介质分别与南桥1和南桥2连接；所述远程控制终端设备与所述监控电路连接。
3.如权利要求2所述的支持SR5690冗余设计的双桥片主板，其特征在于，所述远程控制终端设备通过百兆或千兆以太网与监控电路连接。
4.如权利要求1所述的支持SR5690冗余设计的双桥片主板，其特征在于，所述CPU-南北桥系统1包括串口1、串口2和网口1；所述串口1与所述龙芯3A CPU1连接；所述网口1通过PCIE总线与所述北桥1连接；所述串口2与所述南桥1连接；
所述CPU-南北桥系统2包括串口3、串口4和网口2；所述串口3与所述龙芯3A CPU2连接；所述网口2与通过PCIE总线所述北桥2连接；所述串口4与所述南桥2连接。
5.如权利要求4所述的支持SR5690冗余设计的双桥片主板，其特征在于，所述串口1、串口2、网口1、串口3、串口4和网口2分别与所述监控电路连接。
6.如权利要求1所述的支持SR5690冗余设计的双桥片主板，其特征在于，所述CPU-南北桥系统1包括上下电控制、复位电路1；所述CPU-南北桥系统2包括上下电控制、复位电路2；所述上下电控制、复位电路1和上下电控制、复位电路2分别与所述监控电路连接。
7.如权利要求1所述的支持SR5690冗余设计的双桥片主板，其特征在于，所述龙芯3ACPU1通过HT1bus与北桥1连接；所述龙芯3ACPU2通过HT1bus与北桥2连接。
8.如权利要求1所述的支持SR5690冗余设计的双桥片主板，其特征在于，所述龙芯3ACPU1通过HT0bus与所述龙芯3A CPU2连接。
9.如权利要求1所述的支持SR5690冗余设计的双桥片主板，其特征在于，所述北桥1和北桥2均包括AMD chipset SR5670和SR5650；所述南桥1和南桥2均包括AMD chipsetSP5100R和SP5100RS。
10.如权利要求4-9中任一项所述的支持SR5690冗余设计的双桥片主板，其特征在于，从所述龙芯3A CPU1至少引出一条线GPIO1连接至所述监控电路；从所述北桥1至少引出一条线GPIO2连接至所述监控电路；从所述南桥1上至少引出一条线GPIO3连接至所述监控电路；
从所述龙芯3A CPU2至少引出一条线GPIO4连接至所述监控电路；从所述北桥2至少引出一条线GPIO5连接至所述监控电路；从所述南桥2上至少引出一条线GPIO6连接至所述监控电路。
11.如权利要求1、2、3、5和6中任一项所述的支持SR5690冗余设计的双桥片主板，其特征在于，所述监控电路采用基板管理控制器芯片搭建或采用单片机芯片搭建；所述监控电路采用辅助电源供电；所述监控电路的默认状态是上电状态。
12.如权利要求2和3中任一项所述的支持SR5690冗余设计的双桥片主板，其特征在于，所述远程控制终端设备包括远程控制台。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220248647 CN202838091U (zh) | 2012-05-30 | 2012-05-30 | 一种支持sr5690冗余设计的双桥片主板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220248647 CN202838091U (zh) | 2012-05-30 | 2012-05-30 | 一种支持sr5690冗余设计的双桥片主板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202838091U true CN202838091U (zh) | 2013-03-27 |
Family
ID=47949754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220248647 Expired - Lifetime CN202838091U (zh) | 2012-05-30 | 2012-05-30 | 一种支持sr5690冗余设计的双桥片主板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202838091U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105446833A (zh) * | 2013-09-29 | 2016-03-30 | 华为技术有限公司 | 服务器的控制方法和服务器的控制设备 |
| US10241868B2 (en) | 2013-09-29 | 2019-03-26 | Huawei Technologies Co., Ltd. | Server control method and server control device |
-
2012
- 2012-05-30 CN CN 201220248647 patent/CN202838091U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105446833A (zh) * | 2013-09-29 | 2016-03-30 | 华为技术有限公司 | 服务器的控制方法和服务器的控制设备 |
| US10241868B2 (en) | 2013-09-29 | 2019-03-26 | Huawei Technologies Co., Ltd. | Server control method and server control device |
| CN105446833B (zh) * | 2013-09-29 | 2020-04-14 | 华为技术有限公司 | 服务器的控制方法和服务器的控制设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207367115U (zh) | 一种基于飞腾处理器的服务器主板及服务器 | |
| CN104050061B (zh) | 一种基于PCIe总线多主控板冗余备份系统 | |
| CN103425553B (zh) | 一种双机热备份系统及该系统的故障检测方法 | |
| CN102768561B (zh) | 一种双桥片主板冗余的设计方法 | |
| CN102622279B (zh) | 冗余控制系统、方法及管理控制器 | |
| CN102449621B (zh) | 一种节点控制器链路的切换方法、处理器系统和节点 | |
| CN104133533A (zh) | 一种支持全长的pcie扩展卡板卡系统 | |
| CN106708234A (zh) | 一种基于cpld的系统电源状态监控方法及装置 | |
| CN102708027B (zh) | 一种避免通信设备运行中断的方法及系统 | |
| CN208188815U (zh) | Bmc模块化系统 | |
| CN206649376U (zh) | 一种应用在purley平台八路服务器PCH配置结构 | |
| CN106708707A (zh) | 一种基于服务器架构的服务器监控系统 | |
| CN115550291B (zh) | 交换机的复位系统及方法、存储介质、电子设备 | |
| CN205450908U (zh) | 一种基于龙芯3a 2000的普通型机架式服务器 | |
| CN108009115A (zh) | 一种具有时钟冗余功能的双节点服务器板卡 | |
| CN203084723U (zh) | 一种pcie接口 | |
| CN214337931U (zh) | 一种网络数据传输系统及内置该系统的交换机 | |
| CN202838091U (zh) | 一种支持sr5690冗余设计的双桥片主板 | |
| US20240220385A1 (en) | Power source consumption management apparatus for four-way server | |
| CN111726563A (zh) | 一种用于列车视频监控系统的视频存储装置 | |
| CN107294759A (zh) | 服务器系统及数据存取方法 | |
| CN202948360U (zh) | 一种支持rs780e冗余设计的双桥片主板 | |
| CN100555260C (zh) | 主控底层管理平面的集成装置及方法 | |
| CN102521196B (zh) | Modbus数据采集器 | |
| CN217521590U (zh) | 一种主板及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C53 | Correction of patent of invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Wang Songyu Inventor after: Zheng Chenming Inventor after: Wang Hui Inventor after: Liu Shengjie Inventor after: Shao Zongyou Inventor after: Sha Chaoqun Inventor before: Zheng Chenming Inventor before: Wang Hui Inventor before: Liu Shengjie Inventor before: Shao Zongyou Inventor before: Sha Chaoqun |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: ZHENG CHENMING WANG HUI LIU SHENGJIE SHAO ZONGYOU SHA CHAOQUN TO: WANG SONGYU ZHENG CHENMING WANG HUI LIU SHENGJIE SHAO ZONGYOU SHA CHAOQUN |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130327 |