CN108009115A - 一种具有时钟冗余功能的双节点服务器板卡 - Google Patents

一种具有时钟冗余功能的双节点服务器板卡 Download PDF

Info

Publication number
CN108009115A
CN108009115A CN201711393176.8A CN201711393176A CN108009115A CN 108009115 A CN108009115 A CN 108009115A CN 201711393176 A CN201711393176 A CN 201711393176A CN 108009115 A CN108009115 A CN 108009115A
Authority
CN
China
Prior art keywords
clock
unit
pcie
binode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711393176.8A
Other languages
English (en)
Inventor
张广乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711393176.8A priority Critical patent/CN108009115A/zh
Publication of CN108009115A publication Critical patent/CN108009115A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/325—Display of status information by lamps or LED's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请发明一种具有时钟冗余功能的双节点服务器板卡，该板卡具有主时钟和冗余时钟两路时钟源，具体包括：主时钟和辅助时钟单元、时钟切换单元、时钟缓冲单元、双节点供电单元、PCIE热插拔单元和CPLD控制单元；该板卡不仅可以为两个计算节点提供可靠的同源时钟信号，而且可以为两个计算节点提供稳定的直流电源，还具有PCIE热插拔功能，可用于用户接插PCIE设备进行IO扩展。

Description

一种具有时钟冗余功能的双节点服务器板卡
技术领域
本发明涉及服务器板卡设计领域，具体涉及一种具有时钟冗余功能的双节点服务器板卡。
背景技术
随着计算机技术的发展和服务器计算任务的不断加剧，服务器设计已经由传统的单路服务器阶段步入多路服务器阶段，多路服务器不仅可以提供远超单路服务器的数据处理能力，在相同计算能力下，多路服务器在空间结构、系统功耗、管理复杂度方面也具有极大优势。
在多路服务器中，一项非常重要的设计原则是时钟同源性和时钟稳定性，只有进行同源设计，才能保证CPU与CPU之间协调稳定工作，同时，CPU与PCIE设备之间进行同源设计，也可以尽可能发挥PCIE链路的数据传输性能；同样的，服务器在运行过程中，只有保证时钟的稳定，才能保证系统的可靠运行。
但是，目前存在的问题是，多路服务器设计中不具有时钟冗余功能。
针对这种情况，本申请发明一种具有时钟冗余功能的双节点服务器板卡，该板卡具有主时钟和冗余时钟两路时钟源，保证任何一路时钟源故障时系统仍可安全可靠运行；该板卡不仅可以为两个计算节点提供可靠的同源时钟信号，而且可以为两个计算节点提供稳定的直流电源；同时，该板卡还具有PCIE热插拔功能，可用于用户接插PCIE设备进行IO扩展。
发明内容
本发明为解决多路服务器设计过程中的时钟同源和稳定性问题，提出来一种具有时钟冗余功能的双节点服务器板卡设计方法，使其不仅可以为两个计算节点提供可靠的同源时钟信号，而且可以为两个计算节点提供稳定的直流电源；同时，该板卡还具有PCIE热插拔功能，可用于用户接插PCIE设备进行IO扩展。
具体地，本申请请求保护一种具有时钟冗余功能的双节点服务器板卡，其特征在于，该服务器板卡具体包括：主时钟和辅助时钟单元、时钟切换单元、时钟缓冲单元、双节点供电单元、PCIE热插拔单元和CPLD控制单元；其中，
主时钟和辅助时钟单元为两路时钟信号发生器，可产生时钟信号，主时钟和辅助时钟单元分别连接至时钟切换单元，当主时钟单元故障时，辅助时钟单元为时钟切换单元提供时钟信号；
时钟切换单元以时钟切换芯片为核心，分别连接主时钟和辅助时钟单元并实时检测两路时钟单元的时钟信号，若主时钟单元时钟信号正常，优先选用主时钟单元的时钟信号作为时钟源，若主时钟单元时钟信号异常，自动切换至辅助时钟单元，将辅助时钟单元的时钟信号作为时钟源；
时钟缓冲单元连接时钟切换单元，接收来自时钟切换单元的时钟信号，并将其分成多路时钟，分别提供给板卡所接插的PCIE设备；
双节点供电单元连接PSU连接器，从PSU连接器获取12V辅助电源和12V主电源并将两路电源整合，分别提供给两个计算节点；同时还为板卡提供所需直流电源；
PCIE热插拔单元包括PCIE再驱动单元和PCIE Slot单元，PCIE再驱动单元用于提供PCIE信号传输质量，保证PCIE信号经过较长路径传输仍然有较高的信号完整性；PCIESlot单元用于接插PCIE设备；
CPLD控制单元负责整个板卡的逻辑控制和上电时序控制，CPLD逻辑控制用于检测计算节点在位、PCIE设备在位、I2C数据通讯；CPLD上电时序控制用于双节点供电单元上电时序控制和PCIE热插拔上电时序控制。
如上所述的具有时钟冗余功能的双节点服务器板卡，其特征还在于，主时钟单元和辅助时钟单元均采用时钟板卡方式设计，当任何一路板卡的时钟发生故障，可在不影响系统运行的情况下进行更换。
如上所述的具有时钟冗余功能的双节点服务器板卡，其特征还在于，时钟切换单元具有输出告警端口，分别连接LED指示灯，当某一路时钟信号故障时，LED指示灯点亮，提醒维护人员更换时钟板卡。
如上所述的具有时钟冗余功能的双节点服务器板卡，其特征还在于，该时钟缓冲单元还接收来自CPLD主控单元的控制信号，当某一PCIE设备不在位时，CPLD控制时钟缓冲单元停止输出时钟，以降低功耗并防止设备插拔损伤。
附图说明
图1、双节点服务器板卡结构示意图
图2、双节点服务器板卡工作流程图
具体实施方式
下面结合附图对本发明作进一步说明。
如附图1所示，本发明所述的具有时钟冗余功能的双节点服务器板卡包括：主时钟和冗余时钟(即辅助时钟)单元、时钟切换单元、时钟缓冲单元、双节点供电单元、PCIE热插拔单元和CPLD控制单元。
(1)主时钟和辅助时钟单元为CK420BQ构成的两路时钟信号发生器，可产生100MHz时钟信号，主时钟和辅助时钟单元分别连接至时钟切换单元，当主时钟单元故障时，辅助时钟单元为时钟切换单元提供时钟信号；同时，主时钟单元和辅助时钟单元均采用时钟板卡方式设计，当任何一路板卡的时钟发生故障，可在不影响系统运行的情况下进行更换，以提高系统稳定性，降低维护成本。
(2)时钟切换单元以时钟切换芯片8T49N286为核心，分别连接主时钟和辅助时钟单元并实时检测两路时钟单元的100MHz时钟信号，若主时钟单元时钟信号正常，优先选用主时钟单元100MHz时钟信号作为时钟源，若主时钟单元时钟信号异常，自动切换至辅助时钟单元，将辅助时钟单元100MHz时钟信号作为时钟源；同时，8T49N286具有输出告警端口，分别连接LED指示灯，当某一路时钟信号故障时，LED指示灯点亮，提醒维护人员更换时钟板卡。
(3)时钟缓冲单元以DB1900芯片为核心，连接时钟切换单元，由时钟切换单元提供100MHz时钟信号，时钟缓冲单元接收来自时钟切换单元的100MHz时钟信号，并将其分成多路100MHz时钟，分别提供给板卡所接插的PCIE设备；同时，DB1900芯片接收来自CPLD主控单元的控制信号，当某一PCIE设备不在位时，CPLD控制时钟缓冲单元DB1900停止输出时钟，以降低功耗并防止设备插拔损伤。
(4)双节点供电单元连接PSU连接器，从PSU连接器获取12V辅助电源和12V主电源并将两路电源整合，分别提供给两个计算节点；同时，供电单元还为板卡提供所需直流电源。
(5)PCIE热插拔单元包括PCIE再驱动单元和PCIE Slot单元，PCIE再驱动单元以PCIE Redriver芯片DS80PCIE810为核心，用于提供PCIE信号传输质量，保证PCIE信号经过较长路径传输仍然有较高的信号完整性；PCIE Slot单元用于接插PCIE设备。
(6)CPLD控制单元以CPLD芯片LCMXO2-1200为核心，负责整个板卡的逻辑控制和上电时序控制，CPLD逻辑控制用于检测计算节点在位、PCIE设备在位、I2C数据通讯等；CPLD上电时序控制用于双节点供电单元上电时序控制和PCIE热插拔上电时序控制等。
显而易见地，上面所示的仅仅是本发明的一个具体实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据上述实施例获得其他的技术方案，以及在本发明保护的范围内做出的等同变化均应落入本发明的保护范围内，都属于本发明保护的范围。
综上所述，本发明的所述的具有时钟冗余功能的双节点服务器板卡，具有主时钟和冗余时钟两路时钟源，保证任何一路时钟源故障时系统仍可安全可靠运行。其不仅可以同时为两个计算节点提供时钟信号，而且可以为板卡PCIE设备提供时钟，保证PCIE信号时钟同源，以尽可能提供PCIE信号传输稳定性；可以同时为两个计算节点提供直流电源，而且，该板卡具有PCIE热插拔功能，可满足不同用户的IO扩展需求。

Claims (4)

1.一种具有时钟冗余功能的双节点服务器板卡，其特征在于，该服务器板卡具体包括：主时钟和辅助时钟单元、时钟切换单元、时钟缓冲单元、双节点供电单元、PCIE热插拔单元和CPLD控制单元；其中，
主时钟和辅助时钟单元为两路时钟信号发生器，可产生时钟信号，主时钟和辅助时钟单元分别连接至时钟切换单元，当主时钟单元故障时，辅助时钟单元为时钟切换单元提供时钟信号；
时钟切换单元以时钟切换芯片为核心，分别连接主时钟和辅助时钟单元并实时检测两路时钟单元的时钟信号，若主时钟单元时钟信号正常，优先选用主时钟单元的时钟信号作为时钟源，若主时钟单元时钟信号异常，自动切换至辅助时钟单元，将辅助时钟单元的时钟信号作为时钟源；
时钟缓冲单元连接时钟切换单元，接收来自时钟切换单元的时钟信号，并将其分成多路时钟，分别提供给板卡所接插的PCIE设备；
双节点供电单元连接PSU连接器，从PSU连接器获取12V辅助电源和12V主电源并将两路电源整合，分别提供给两个计算节点；同时还为板卡提供所需直流电源；
PCIE热插拔单元包括PCIE再驱动单元和PCIE Slot单元，PCIE再驱动单元用于提供PCIE信号传输质量，保证PCIE信号经过较长路径传输仍然有较高的信号完整性；PCIE Slot单元用于接插PCIE设备；
CPLD控制单元负责整个板卡的逻辑控制和上电时序控制，CPLD逻辑控制用于检测计算节点在位、PCIE设备在位、I2C数据通讯；CPLD上电时序控制用于双节点供电单元上电时序控制和PCIE热插拔上电时序控制。
2.如权利要求1所述的具有时钟冗余功能的双节点服务器板卡，其特征还在于，主时钟单元和辅助时钟单元均采用时钟板卡方式设计，当任何一路板卡的时钟发生故障，可在不影响系统运行的情况下进行更换。
3.如权利要求2所述的具有时钟冗余功能的双节点服务器板卡，其特征还在于，时钟切换单元具有输出告警端口，分别连接LED指示灯，当某一路时钟信号故障时，LED指示灯点亮，提醒维护人员更换时钟板卡。
4.如权利要求3所述的具有时钟冗余功能的双节点服务器板卡，其特征还在于，该时钟缓冲单元还接收来自CPLD主控单元的控制信号，当某一PCIE设备不在位时，CPLD控制时钟缓冲单元停止输出时钟，以降低功耗并防止设备插拔损伤。
CN201711393176.8A 2017-12-21 2017-12-21 一种具有时钟冗余功能的双节点服务器板卡 Pending CN108009115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711393176.8A CN108009115A (zh) 2017-12-21 2017-12-21 一种具有时钟冗余功能的双节点服务器板卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711393176.8A CN108009115A (zh) 2017-12-21 2017-12-21 一种具有时钟冗余功能的双节点服务器板卡

Publications (1)

Publication Number Publication Date
CN108009115A true CN108009115A (zh) 2018-05-08

Family

ID=62060311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711393176.8A Pending CN108009115A (zh) 2017-12-21 2017-12-21 一种具有时钟冗余功能的双节点服务器板卡

Country Status (1)

Country Link
CN (1) CN108009115A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109857191A (zh) * 2019-01-31 2019-06-07 郑州云海信息技术有限公司 一种频率可控的冗余时钟板及服务器
CN109933495A (zh) * 2018-12-13 2019-06-25 英业达科技有限公司 检测控制电路及检测控制方法
CN110149163A (zh) * 2019-03-22 2019-08-20 珠海高凌信息科技股份有限公司 一种时钟系统冗余切换的方法及电路
CN111290476A (zh) * 2020-03-11 2020-06-16 苏州浪潮智能科技有限公司 一种兼容单时钟源和多时钟源服务器的时钟拓扑和时钟板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120066430A1 (en) * 2010-09-09 2012-03-15 Stephen Dale Cooper Use of pci express for cpu-to-cpu communication
CN104182027A (zh) * 2014-08-14 2014-12-03 Tcl通讯（宁波）有限公司 一种移动终端的nfc时钟控制装置及其方法
CN104731295A (zh) * 2015-03-24 2015-06-24 浪潮集团有限公司 一种服务器三层冗余供电系统的设计方法
CN104978251A (zh) * 2015-06-29 2015-10-14 浪潮电子信息产业股份有限公司 一种支持单个EEPROM调节多个Redriver芯片驱动能力的方法
CN105353827A (zh) * 2014-08-22 2016-02-24 中兴通讯股份有限公司 一种控制方法、装置及功能板
CN205230035U (zh) * 2015-12-16 2016-05-11 山东海量信息技术研究院 一种基于高端服务器的PCIE Box板卡
CN106776244A (zh) * 2017-03-10 2017-05-31 郑州云海信息技术有限公司 一种服务器时钟故障自动检测修复系统及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120066430A1 (en) * 2010-09-09 2012-03-15 Stephen Dale Cooper Use of pci express for cpu-to-cpu communication
CN104182027A (zh) * 2014-08-14 2014-12-03 Tcl通讯（宁波）有限公司 一种移动终端的nfc时钟控制装置及其方法
CN105353827A (zh) * 2014-08-22 2016-02-24 中兴通讯股份有限公司 一种控制方法、装置及功能板
CN104731295A (zh) * 2015-03-24 2015-06-24 浪潮集团有限公司 一种服务器三层冗余供电系统的设计方法
CN104978251A (zh) * 2015-06-29 2015-10-14 浪潮电子信息产业股份有限公司 一种支持单个EEPROM调节多个Redriver芯片驱动能力的方法
CN205230035U (zh) * 2015-12-16 2016-05-11 山东海量信息技术研究院 一种基于高端服务器的PCIE Box板卡
CN106776244A (zh) * 2017-03-10 2017-05-31 郑州云海信息技术有限公司 一种服务器时钟故障自动检测修复系统及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109933495A (zh) * 2018-12-13 2019-06-25 英业达科技有限公司 检测控制电路及检测控制方法
CN109857191A (zh) * 2019-01-31 2019-06-07 郑州云海信息技术有限公司 一种频率可控的冗余时钟板及服务器
CN110149163A (zh) * 2019-03-22 2019-08-20 珠海高凌信息科技股份有限公司 一种时钟系统冗余切换的方法及电路
CN111290476A (zh) * 2020-03-11 2020-06-16 苏州浪潮智能科技有限公司 一种兼容单时钟源和多时钟源服务器的时钟拓扑和时钟板

Similar Documents

Publication Publication Date Title
CN108009115A (zh) 一种具有时钟冗余功能的双节点服务器板卡
CN104182010A (zh) 一种基于数据switch数据传输的rack机架
CN110718906A (zh) 用于防止电力分配单元中的断连的方法及电力分配单元
CN104564764A (zh) 服务器系统
CN202352300U (zh) 一种大面积led显示屏控制系统
CN106200854A (zh) 一种基于多种供电模式下的双主控模块系统开机方法
CN103605596A (zh) 用于atca刀片上的fpga芯片与bmc芯片协同电源管理系统和方法
CN104571273A (zh) 风扇控制器以及具有该风扇控制器的服务器系统
CN106502363A (zh) 一种多节点服务器系统的供电系统
CN109450064A (zh) 一种基于双冗余电路的智能固态配电控制器及控制方法
KR101774179B1 (ko) 회로에서의 전력 관리
CN104467167B (zh) 一种电源路径管理电路
CN212112481U (zh) 一种原型验证平台的电路结构
CN206249234U (zh) 一种防止硬盘背板烧毁的供电架构
CN102393791B (zh) 用于对硬件模块实现供电控制的装置及方法
CN202586257U (zh) 一种热插拔保护系统
CN102281467A (zh) 机顶盒待机和定时开关机控制装置
CN104200148A (zh) 一种基于自主国产冗余服务器的智能卡冗余切换方法
CN103403563A (zh) 反向供电线路测试系统及设备
CN106331805B (zh) 一种实现低功耗控制智能电视机的方法及系统
CN203151515U (zh) 智能多时钟源时间同步装置
CN104102292A (zh) 一种pciex16兼容自研pcie daughter card的设计方法
CN109117392A (zh) 一种针对固态硬盘的m.2接口扩展卡
CN108279763A (zh) 一种高可靠性服务器板卡电源系统
CN207352402U (zh) 用于控制轨道交通信号的主控单元结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180508