CN109933495A - 检测控制电路及检测控制方法 - Google Patents

Abstract

本发明提供了一种检测控制电路，包括一具有第一输入接口和第二输入接口的控制器，所述第一输入接口与一第一板卡的第一预定管脚组连接，所述第二输入接口与一第二板卡的第二预定管脚组连接；所述控制器用于根据所述第一预定管脚组和所述第二预定管脚组的差异，从所述第一板卡和所述第二板卡中识别当前活跃的板卡，并解析该板卡输出的指示信息，并将解析后的所述指示信息发送至一指示设备。本发明简化了生产管理过程，提高了生产效率。

Description

检测控制电路及检测控制方法

技术领域

本发明涉及计算机技术领域，尤其涉及一种检测控制电路及检测控制方法。

背景技术

服务器主板上时序一般由一片CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)进行转译和控制的，因此，挂载在总线上的各种设备的工作状态的显示任务也由CPLD完成。

但是，目前在有些同时包含SATA(Serial Advanced Technology Attachment，串行高级技术附件)硬盘和HBA(Host Bus Adapter，主机总线适配器)板卡的服务器中，上述的CPLD不能同时支持SATA硬盘和HBA板卡状态灯的控制。因此，各型号的服务器中的CPLD程序无法统一，人为造成在CPLD程序版本管理混乱以及相应的BOM(Bill of Material，材料清单(本处具体指CPLD外围器件))管控流程的繁琐。其后果是容易引入CPLD程序的误烧写和外围器件的不当采购及使用，降低了生产效率。

发明内容

本发明的目的在于提供一种检测控制电路，用于统一输出若干板卡的显示信息，而不必区分CPLD的软件版本。

本发明提出的检测控制电路包括一具有第一输入接口和第二输入接口的控制器，所述第一输入接口与一第一板卡的第一预定管脚组连接，所述第二输入接口与一第二板卡的第二预定管脚组连接；所述控制器用于根据所述第一预定管脚组和所述第二预定管脚组的差异，从所述第一板卡和所述第二板卡中识别当前活跃的板卡，并解析该板卡输出的指示信息，并将解析后的所述指示信息发送至一指示设备。

优选的，所述控制器包括：

检测模块，与所述第一输入接口和所述第二输入接口连接，用于检测从所述第一输入接口和所述第二输入接口接收到的信号，从而得到一标识当前活跃板卡的板卡信息；

解析模块，与所述检测模块和所述指示设备连接，根据所述检测模块得到的板卡信息读取相应的板卡输出的指示信息并将解析后的所述指示信息发送至所述指示设备。

优选的，所述控制器还包括显示驱动模块，所述驱动模块与所述解析模块连接，用于根据所述解析模块的输出驱动所述指示设备。

优选的，所述第一预定管脚组和所述第二预定管脚组的差异在于，所述第一预定管脚组包括一所述第二预定管脚组不包括的时钟信号，所述控制器根据所述时钟信号识别当前活跃的板卡。

优选的，所述指示设备为指示灯或显示器。

优选的，所述控制器为加载了控制程序的CPLD芯片或FPGA芯片。

本发明的另一目的在于提供一种电子设备，所述电子设备一第一板卡、一第二板卡、一指示设备以及权利要求1至7中任一项所述的检测控制电路，所述第一板卡、第二板卡和指示设备分别连接至所述检测控制电路。。

本发明的又一目的在于提供一种检测控制方法，包括如下步骤：

S1、控制器分别读取与其连接的板卡的特定管脚组；

S2、所述控制器根据所述的特定管脚组之间的差异，从所有的所述板卡中识别出当前活跃的板卡；

S3、所述控制器读取所述当前活跃的板卡输出的指示信息；

S4、所述控制器解析所述指示信息并将解析后的指示信息发送至一指示设备。

优选的，所述控制器包括检测模块，所述检测模块检测所述特定管脚组，并得到标识当前活跃板卡的板卡信息。

优选的，所述控制器还包括解析模块，所述解析模块根据所述板卡信息读取相应板卡的显示信息并解析后输出至所述指示设备。

优选的，所述特定管脚组为一组时钟，步骤S2中，所述控制器根据所述一组时钟的不同频率组合识别当前活跃板卡。

本发明还提供了一种可读写存储介质，其上存储计算机程序，所述程序被处理器执行时，实现前述的检测控制方法。

通过分析控制器的外围设备(板卡)在运行过程中的差异，本发明提出了一种检测控制电路，与现有技术相比，该电路能根据前述的差异分辨外围设备的工作状态分析出当前的指示信息来源，从而可实现分时控制2个或2个以上外围设备的功能。

将所述检测控制电路应用到计算机、服务器、工控机等电子设备中，则所述电子设备的指示信息能够集中管理，负责这一部分的CPLD或FPGA的通用性更强，降低了固件版本控制的复杂度。

附图说明

图1是本发明一实施例系统框图；

图2是本发明一实施例的流程图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。且，在不冲突的情况下，本申请中的实施例及实施例中的特征允许相互组合或替换。结合以下的说明，本发明的优点和特征将更清楚。

需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

还需声明的是，本发明中对步骤编号的目的在于便于引用，而非限定先后顺序。对于个别需强调顺序的步骤，文中将以专门文字进行特别说明。

请参考图1，本实施例提出的一种检测控制电路包括具有第一输入接口和第二输入接口的控制器1。所述第一输入接口与与一第一板卡2的第一预定管脚组连接，所述第二输入接口与一第二板卡3的第二预定管脚组连接。具体的，所述的第一预定管脚组和所述的第二预定管脚组分别可以是一个管脚或多个管脚。在一个更具体的实施例中，所述第一预定管脚组和所述第二预定管脚组的区别仅在于所述第一预定管脚组比所述第二预定管脚组多一个信号，则在本实施例中所述第二预定管脚组可被省略，所述第一预定管脚组也可简化为一个管脚(即与控制器1只有一根连线)。由于一个管脚可指示2种可能性，即，当系统中只存在第一板卡2和第二板卡3的情况下，一个管脚足够指示当前活跃的是第一板卡2还是第二板卡3，在控制器1的硬件资源较为缺乏的情况下，所述第一管脚组和所述第二管脚组实际简化为一个管脚，有助于节约硬件资源。

控制器1用于根据所述第一预定管脚组和所述第二预定管脚组的差异，从第一板卡2和第二板卡3中识别当前活跃的板卡，并解析该板卡输出的指示信息，并将解析后的所述指示信息发送至一指示设备5。

所述控制器1可以为加载了相应控制程序的CPLD芯片或FPGA芯片，或其他控制芯片。

举一实际应用到服务器系统中的实施例：第一板卡2为一硬盘，第二板卡3为一总线适配器，控制器1为一加载了控制程序的CPLD。硬盘和总线适配器本身的时钟由主板提供，其差异在于总线适配器比硬盘多了一个时钟信号G0。该时钟信号G0与CPLD相连接，CPLD只需检测时钟信号G0是否存在(或者说正在工作)即可分辨出当前是总线适配器在与CPLD通讯，还是硬盘在与CPLD通讯，进而解析总线适配器/硬盘的指示信息，并且发送至指示设备5以准确指示当前工作状态。

继续参考图1，控制器1包括检测模块11和解析模块12。检测模块11与所述第一输入接口和所述第二输入接口连接，用于检测从所述第一输入接口和所述第二输入接口接收到的信号，从而得到一标识当前活跃板卡的板卡信息；解析模块12与检测模块11和指示设备5连接(也可以通过驱动模块4连接)，解析模块12根据检测模块11得到的所述板卡信息读取相应的板卡输出的指示信息并将解析后的所述指示信息发送至指示设备5。

具体的，指示设备5可以是简单的led指示灯，也可以是在显示终端的屏幕上进行相关显示。

例如，当前CPLD检测到时钟信号G0正在工作，则CPLD可认为当前的指示信息是来自于总线适配器的。此时，CPLD的内部置位一标志位，以标识当前是与总线适配器在通讯，用于控制程序跳转。当CPLD读取到该标志位是，则以相应于总线适配器的解析逻辑对所述指示信息进行解析。然后根据解析后的指示信息控制指示灯常亮(或闪烁)，以指示总线适配器当前的工作状态。所述工作状态可以是读、写或者异常。当然，如果在显示终端的屏幕上预留的各板卡的工作监视区域，那么也可以根据解析后的指示信息控制屏幕的所述监视区域变色、闪烁或显示文字，以指示总线适配器当前的工作状态。

进一步地，根据控制器1所使用的CPLD或FPGA驱动能力和指示设备5所需的驱动的匹配情况，控制器1和指示设备5之间可以直连，也可以通过一驱动模块4进行连接。驱动模块4的选用与否以及具体细节适配于CPLD/FPGA与指示设备5的具体细节。一般来说，通过指示灯的方式指示信息时，需要选用驱动模块4，通过屏幕显示的方式指示信息时，不需要选用驱动模块4。

请参考图2，本实施例还提供一种检测控制方法。所述方法通过程序的形式加载在前述的检测控制电路中，实现检测和控制的目的。

所述检测控制方法包括如下步骤：

S1、控制器分别读取与其连接的板卡的特定管脚组；

S2、所述控制器根据所述的特定管脚组之间的差异，从所有的所述板卡中识别出当前活跃的板卡；

S3、所述控制器读取所述当前活跃的板卡输出的指示信息；

S4、所述控制器解析所述指示信息并将解析后的指示信息发送至一指示设备。

具体的，所述控制器包括检测模块，所述检测模块检测所述特定管脚组，并得到标识当前活跃板卡的板卡信息。

具体的，所述控制器还包括解析模块，所述解析模块根据所述板卡信息读取相应板卡的显示信息并解析后输出至所述指示设备。

具体的，所述特定管脚组为一组时钟，步骤S2中，所述控制器根据所述一组时钟的不同频率组合识别当前活跃板卡。

发明人在此附上所述检测模块和解析模块的程序。

时钟信号检测模块

SGPIO解析并点LED模块

通过对上述时钟信号检测模块的阅读可知，在发明人提供的实施例中，时钟信号检测模块检测了一命名为SGPIO_CLK_G0的时钟信号，呼应于前文所列举的实施例，此处的时钟信号SGPIO_CLK_G0即为区分硬盘和总线适配器的标识。当时钟信号SGPIO_CLK_G0为高时，所述时钟信号检测模块置位板卡信息SGPIO0_ACTIVE_N，其目的在于传递当前活跃板卡的信息。具体的，在本实施例中，板卡信息SGPIO0_ACTIVE_N为高时，表示当前是硬盘活跃，指示信息是硬盘的；板卡信息SGPIO0_ACTIVE_N为低时，表示当前是总线适配器活跃，指示信息是总线适配器的。

通过对上述的解析并点LED模块的阅读可知，在发明人提供的实施例中，在每个时钟信号SGPIO_CLK_G0的下降沿更新总线适配器的显示信息；在每个时钟信号SGPIO_CLK_G1的下降沿更新硬盘的显示信息；再根据指示信息SGPIO0_ACTIVE_N的高低确定当前输出硬盘的显示信息还是总线适配器的显示信息。

上述的检测控制电路及检测控制方法能够利用硬盘和总线适配器中的固有信号的差异，通过一个检测模块检测该差异信号，从而辨别出当前活跃的板卡(硬盘或总系适配器)，进而可利用同一解析模块解析不同板卡的指示信息，从而简化控制器的固件版本，减少了固件管控的流程，降低了固件版本控制的复杂度，减少人为失误造成的批次性错误，提高了生产效率。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种检测控制电路，其特征在于，包括一具有第一输入接口和第二输入接口的控制器，所述第一输入接口与一第一板卡的第一预定管脚组连接，所述第二输入接口与一第二板卡的第二预定管脚组连接；

所述控制器用于根据所述第一预定管脚组和所述第二预定管脚组的差异，从所述第一板卡和所述第二板卡中识别当前活跃的板卡，并解析该板卡输出的指示信息，并将解析后的所述指示信息发送至一指示设备。

2.如权利要求1所述的检测控制电路，其特征在于，所述控制器包括：

检测模块，与所述第一输入接口和所述第二输入接口连接，用于检测从所述第一输入接口和所述第二输入接口接收到的信号，从而得到一标识当前活跃板卡的板卡信息；

解析模块，与所述检测模块和所述指示设备连接，根据所述检测模块得到的所述板卡信息读取相应的板卡输出的指示信息并将解析后的所述指示信息发送至所述指示设备。

3.如权利要求2所述的检测控制电路，其特征在于，所述控制器还包括显示驱动模块，所述驱动模块与所述解析模块连接，用于根据所述解析模块的输出驱动所述指示设备。

4.如权利要求1所述的检测控制电路，其特征在于，所述第一预定管脚组和所述第二预定管脚组的差异在于，所述第一预定管脚组包括一所述第二预定管脚组不包括的时钟信号，所述控制器根据所述时钟信号识别当前活跃的板卡。

5.如权利要求1所述的检测控制电路，其特征在于，所述指示设备为指示灯或显示器。

6.如权利要求1所述的检测控制电路，其特征在于，所述控制器为加载了控制程序的CPLD芯片或FPGA芯片。

7.如权利要求1所述的检测控制电路，其特征在于，所述第一板卡为硬盘，所述第二板卡为总线适配器。

8.一种电子设备，其特征在于，包括一第一板卡、一第二板卡、一指示设备以及权利要求1至7中任一项所述的检测控制电路，所述第一板卡、第二板卡和指示设备分别连接至所述检测控制电路。

9.一种检测控制方法，其特征在于，包括如下步骤：

S1、控制器分别读取与其连接的板卡的特定管脚组；

S2、所述控制器根据所述的特定管脚组之间的差异，从所有的所述板卡中识别出当前活跃的板卡；

S3、所述控制器读取所述当前活跃的板卡输出的指示信息；

S4、所述控制器解析所述指示信息并将解析后的指示信息发送至一指示设备。

10.如权利要求9所述的检测控制方法，其特征在于，所述控制器包括检测模块，所述检测模块检测所述特定管脚组，并得到标识当前活跃板卡的板卡信息。

11.如权利要求10所述的检测控制方法，其特征在于，所述控制器还包括解析模块，所述解析模块根据所述板卡信息读取相应板卡的显示信息并解析后输出至所述指示设备。

12.如权利要求9所述的检测控制方法，其特征在于，所述特定管脚组为一组时钟，步骤S2中，所述控制器根据所述一组时钟的不同频率组合识别当前活跃板卡。

13.一种可读写存储介质，其上存储计算机程序，其特征在于，所述程序被处理器执行时，实现权利要求9-12任一项所述的检测控制方法。