CN202816903U - 树脂包封的半导体器件 - Google Patents

树脂包封的半导体器件 Download PDF

Info

Publication number
CN202816903U
CN202816903U CN2012200976123U CN201220097612U CN202816903U CN 202816903 U CN202816903 U CN 202816903U CN 2012200976123 U CN2012200976123 U CN 2012200976123U CN 201220097612 U CN201220097612 U CN 201220097612U CN 202816903 U CN202816903 U CN 202816903U
Authority
CN
China
Prior art keywords
resin
semiconductor device
stress
semiconductor chip
relaxes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2012200976123U
Other languages
English (en)
Inventor
长崎洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of CN202816903U publication Critical patent/CN202816903U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型涉及树脂包封的半导体器件。根据一个实施例，一种树脂包封的半导体器件包括：基底；设置在所述基底上的半导体芯片；以及应力缓和构件，其被设置在所述基底上且在所述半导体芯片外侧，每个所述应力缓和构件缓和施加到所述半导体芯片的应力。

Description

树脂包封的半导体器件
相关申请的交叉引用 
本申请基于并要求在2011年9月7日提交的在先的日本专利申请2011-195056的优先权，通过引用将其全部内容并入到本文中。 
技术领域
本文中描述的示例性实施例一般涉及树脂包封的（resin-encapsulated）半导体器件。 
背景技术
在树脂包封的半导体器件中，在模树脂（mold resin）与半导体芯片之间存在大的热膨胀系数差异。出于该原因，由于外部环境改变或通电而产生的热，会诱导热应力，并且该应力从模树脂施加到半导体芯片。 
上述应力主要被施加到半导体芯片的拐角部分。 
这样的应力向半导体芯片的施加会导致以下问题：半导体芯片的上层金属会具有诸如金属断裂或剥脱的问题。 
实用新型内容
本申请的一个目的是解决如下问题：半导体芯片的上层金属会具有由从模树脂施加到半导体芯片的应力引起的诸如金属断裂或剥脱的问题。 
根据一个实施例，一种树脂包封的半导体器件包括基底、设置在所述基底上的半导体芯片、设置在所述基底上且在所述半导体芯片外侧的应力缓和构件，每个所述应力缓和构件缓和施加到所述半导体芯片的应力。 
根据实施例，在半导体芯片的所有拐角外侧设置应力缓和构件能够缓 和从模树脂施加到半导体芯片的拐角的应力。这使得半导体芯片的上层金属较不可能具有诸如断裂或剥脱的问题。 
附图说明
图1为示出了根据实施例的半导体器件的配置实例的示意性平面图； 
图2为施加到根据实施例的半导体芯片的应力的说明图； 
图3为示出了根据实施例的半导体器件中的应力分布的示意性截面图； 
图4为示出了根据实施例的半导体器件的应力缓和构件的形状的另一实例的示意性平面图； 
图5为示出了根据实施例的半导体器件的应力缓和构件的形状的又一实例的示意性平面图；以及 
图6为示出了根据实施例的半导体器件的应力缓和构件的形状的再一实例的示意性平面图。 
具体实施方式
下面将参考附图描述实施例。 
注意，在附图中使用相同的参考标号表示相同或对应的部分，将不再重复对该相同或相应部分的描述。 
图1为示出了根据实施例的半导体器件的配置实例的示意性平面图。该实施例的半导体器件被模树脂包封。图1示出了在树脂包封之前的半导体器件。 
该实施例的半导体器件包括半导体芯片1、其上设置有半导体芯片1的基底2、以及应力缓和构件3，该应力缓和构件3被分别设置在半导体芯片1的所有拐角外侧的基底2上并被配置为缓和在树脂包封后从模树脂施加到半导体芯片1的应力。 
基底2在引线框架情况下为底座（bed），在GBA（球栅阵列）情况下为布线板，等等。 
应力缓和构件3被设置在半导体芯片1的所有拐角的外侧，而应力缓和构件3的每个对角对在半导体芯片1的对角线的延长线上彼此相对。应力缓和构件3分别沿半导体芯片1的两个邻接的边（adjacent side）平行地延伸。此外，延伸部分并不限制于平行。在每对延伸部分之间可设有角度。同时，应力缓和构件3被设置为垂直于基底2。以该方式，可以抑制由模树脂因膨胀等而位移所造成的对半导体芯片1的应力施加。此外，从几乎完全覆盖拐角的观点，应力缓和构件3可被设置为较靠近半导体芯片1的每个拐角。 
在基底2为引线框架的底座的情况下，应力缓和构件3可以通过在引线框架的制造过程期间的压制成形而形成。在基底2为布线板的情况下，应力缓和构件3可被预先制造并以与半导体芯片1相同的方式通过粘合剂而被安装到基底2上。此外，基底2中的在其上设置半导体芯片1的部分的高度可以不同于基底2中的在其上设置应力缓和构件3的另一部分的高度。 
图2示出了在树脂包封之后应力如何从模树脂施加到半导体芯片1。 
从模树脂施加的应力S集中在半导体芯片1的拐角上。此外，应力S的施加方向为半导体芯片1的对角线的方向。 
该实施例具有在半导体芯片1的对角线的延长线上的应力缓和构件3，从而可以减小对半导体芯片1施加的应力。 
图3为该实施例的半导体器件的拐角附近的局部截面图。 
在这里，每个应力缓和构件3被形成为所具有的高度h1大于半导体芯片1的高度h2。 
由此，从模树脂施加的应力S被散布为对应力缓和构件3的应力S1和对半导体芯片1的应力S2。具体而言，缓和了对半导体芯片1的上表面施加的应力。结果，使半导体芯片1的上层金属滑动到内侧的力被减弱，因而上层金属较不可能具有诸如断裂或剥脱的问题。同时，当高度h1等于或低于高度h2时，同样可以缓和应力。在该情况下，应力缓和构件3不会妨碍线接合，且半导体器件3可以具有较轻的重量和较低的成本。此 外，可以使高度h1等于或低于h2的情况与在其上设置半导体芯片1的部分的高度不同于（例如，低于）在其上设置应力缓和构件3的另一部分的高度的情况相组合。 
接下来，在图4到图7中示出了应力缓和构件3的各种实例。 
图4示出了这样的实例，其中，以这样的壁型（wall type）来形成每个应力缓和构件3，该壁型使得应力缓和构件3的整个表面可以接收沿对角线方向的应力。与图1示出的直角型的应力缓和构件3相比，壁型的应力缓和构件3具有更高的对应力S的抵抗力，因此能够更好地缓和对半导体芯片1施加的应力。在该情况下，每个应力缓和构件3分别沿基底2的两个邻接的边直线地延伸。在该实施例中，应力缓和构件3为长方体并具有与这两个邻接的边成45度的角。然而，形状和角度并不局限于上述情况。 
应力缓和构件3可以具有柱结构。图5示出了这样的实例，其中，以正方形柱型形成每个应力缓和构件3。在图5中，平面视图中的形状可以被设置为正方形、圆形等等。在该实施例中，应力缓和构件3的中心被设置在半导体芯片1的对角线的延长线上。 
如图2所示，应力缓和构件3高于半导体芯片1。在应力缓和构件3存在于用于接合半导体芯片1的接合方向上的情况下，需要通过跨过应力缓和构件3对接合线布线来进行接合。这使得接合线的长度长于不存在应力缓和构件3时的情况。 
在许多情况下，通过沿倾斜方向接合来连接芯片的拐角部分。因此，用于芯片的拐角部分的接合线的长度通常是长的。然而，较长的接合线会导致诸如模制时的线偏移（wire sweep）的问题。 
为了避免这样的问题，使用图5中示出的正方形柱型的应力缓和构件3。使用正方形柱型的应力缓和构件3可以减小对芯片拐角部分中的接合的影响。 
另一方面，应力缓和构件3可以包围所述半导体芯片的外侧。具体地，对于不存在涉及接合的上述问题的情况，可以以环型来形成应力缓和构件3，如图6所示。环型应力缓和构件3不仅可以缓和对角方向上的应力，而 且可以缓和除对角方向之外的方向上的应力。在该情况下，环型具有封闭环路，然而，不局限于上述情况。环型可部分地包括间断部分。 
根据实施例，在半导体芯片1的所有拐角外侧设置应力缓和构件3能够缓和从模树脂施加到半导体芯片1的拐角的应力。这使得半导体芯片1的上层金属较不可能具有断裂或剥脱的问题。 
根据上述实施例的半导体器件，可以缓和从模树脂施加到半导体芯片的应力。 
虽然已经描述了特定实施例，但这些实施例仅仅以实例的方式给出，并且不旨在限制本发明创造的范围。实际上，本文中描述的新颖实施例可以以各种其他形式被实施；此外，可以对本文中描述的实施例在形式上做出各种省略、替换和改变而不背离本发明创造的精神。所附权利要求及其等价物旨在涵盖落入本发明创造的范围和精神内的这样的形式或修改。 

Claims (20)

1.一种树脂包封的半导体器件，包括： 
基底； 
设置在所述基底上的半导体芯片， 
所述树脂包封的半导体器件的特征在于还包括： 
应力缓和构件，其被设置在所述基底上且在所述半导体芯片外侧，每个所述应力缓和构件缓和施加到所述半导体芯片的应力。 
2.根据权利要求1所述的树脂包封的半导体器件， 
其中，所述应力缓和构件被设置在所述半导体芯片的对角线的延长线上以彼此相对。 
3.根据权利要求2所述的树脂包封的半导体器件， 
其中，所述应力缓和构件的高度高于所述半导体芯片的高度。 
4.根据权利要求2所述的树脂包封的半导体器件， 
其中，所述基底的在其上设置所述半导体芯片的部分的高度不同于所述基底的在其上设置所述应力缓和构件的部分的高度。 
5.根据权利要求4所述的树脂包封的半导体器件， 
其中，所述应力缓和构件的高度低于所述半导体芯片的高度。 
6.根据权利要求2所述的树脂包封的半导体器件， 
其中，所述应力缓和构件分别沿所述半导体芯片的邻接的两个边延伸。 
7.根据权利要求6所述的树脂包封的半导体器件， 
其中，沿所述半导体芯片的所述邻接的边延伸的所述应力缓和构件的每个部分被设置为与每个所述邻接的边平行。 
8.根据权利要求6所述的树脂包封的半导体器件， 
其中，沿所述半导体芯片的所述邻接的边延伸的所述应力缓和构件的每个部分被设置为具有与每个所述邻接的边所成的小于90度的角。 
9.根据权利要求8所述的树脂包封的半导体器件， 
其中，沿所述半导体芯片的所述邻接的边延伸的所述应力缓和构件的 每个部分被设置为具有与每个所述邻接的边所成的45度的角。 
10.根据权利要求2所述的树脂包封的半导体器件， 
其中，所述应力缓和构件具有柱结构。 
11.根据权利要求10所述的树脂包封的半导体器件， 
其中，所述应力缓和构件具有平面视图中的正方形柱结构。 
12.根据权利要求11所述的树脂包封的半导体器件， 
其中，平面视图中的所述正方形的中心被设置在所述半导体芯片的对角线的延长线上。 
13.根据权利要求10所述的树脂包封的半导体器件， 
其中，所述应力缓和构件具有平面视图中的圆形柱结构。 
14.根据权利要求13所述的树脂包封的半导体器件， 
其中，平面视图中的所述圆形的中心被设置在所述半导体芯片的对角线的延长线上。 
15.根据权利要求1所述的树脂包封的半导体器件， 
其中，所述应力缓和构件包围所述半导体芯片的外侧。 
16.根据权利要求15所述的树脂包封的半导体器件， 
其中，包围所述半导体芯片的外侧的所述应力缓和构件构成封闭环路。 
17.根据权利要求15所述的树脂包封的半导体器件， 
其中，包围所述半导体芯片的外侧的所述应力缓和构件具有间断部分。 
18.根据权利要求1所述的树脂包封的半导体器件， 
其中，所述基底为引线框的底座。 
19.根据权利要求1所述的树脂包封的半导体器件， 
其中，所述基底为布线板。 
20.根据权利要求1所述的树脂包封的半导体器件， 
其中，所述应力缓和构件被设置为垂直于所述基底。 
CN2012200976123U 2011-09-07 2012-03-15 树脂包封的半导体器件 Expired - Fee Related CN202816903U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011195056A JP2013058547A (ja) 2011-09-07 2011-09-07 半導体装置
JP195056/2011 2011-09-07

Publications (1)

Publication Number Publication Date
CN202816903U true CN202816903U (zh) 2013-03-20

Family

ID=47752485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012200976123U Expired - Fee Related CN202816903U (zh) 2011-09-07 2012-03-15 树脂包封的半导体器件

Country Status (3)

Country Link
US (1) US20130056860A1 (zh)
JP (1) JP2013058547A (zh)
CN (1) CN202816903U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611577B (zh) * 2016-03-04 2018-01-11 矽品精密工業股份有限公司 電子封裝件及半導體基板
DE112019007838T5 (de) * 2019-10-23 2022-07-07 Mitsubishi Electric Corporation Halbleitervorrichtung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472648U (zh) * 1990-11-07 1992-06-26
US20100327421A1 (en) * 2009-06-30 2010-12-30 Stmicroelectronics Asia Pacific Pte. Ltd. Ic package design with stress relief feature

Also Published As

Publication number Publication date
US20130056860A1 (en) 2013-03-07
JP2013058547A (ja) 2013-03-28

Similar Documents

Publication Publication Date Title
CN102593072B (zh) 倒装封装中用于提高可靠性的盖式设计
WO2015021265A3 (en) Embedded packaging with preformed vias
WO2013009871A8 (en) Memory module in a package
WO2011020038A3 (en) Interconnect structure with elements of varying height or different materials that allows a balanced stress to prevent thin die warpage
CN202816903U (zh) 树脂包封的半导体器件
CN103402312B (zh) 电子部件内置基板
WO2013068125A8 (de) Herstellung einer halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen halbleiterelement
JP2015153811A5 (zh)
CN205177808U (zh) 芯片封装结构
JP2017205903A5 (zh)
CN204486153U (zh) 一种电容式触摸屏的水胶贴合装置
CN105706358B (zh) 用于太阳能模块的支撑结构
CN103162128A (zh) 一体型结构的安装有led的雪形led模块
JP5754864B2 (ja) 基板ストリップ
WO2013017541A3 (fr) Module photovoltaique avec liaison simplifiee
CN102456080A (zh) 集成电路版图中冗余金属的填充方法
CN206341526U (zh) 一种理线结构及电子装置
CN103255844A (zh) 设在墙板上的一种防裂带槽和制作该防裂带槽的模框及设有该防裂带槽的墙板的安装方法
KR20180084570A (ko) 바인딩 프레임이 구성된 콘크리트 충전용 기둥 조립체의 제작방법 및 이에 의해 제작되는 기둥 조립체
CN204311366U (zh) 隔音墙及其固定柱的底部的固定件
CN108538881B (zh) 一种待封装基板、封装器件及显示装置
CN101746527B (zh) 套膜成形装置
CN203118938U (zh) 一种igbt弹性主电极
CN105990261A (zh) 封装基板的整版面结构
US20140091000A1 (en) Jointed Liquid Crystal Glass Panel Package Box

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20140315